Двоичный умножитель числа импульсов
Союз Советскик
Социалистических
Республик
Оп ИСАНИЕ
ИЗОБРЕТЕНИЯ
К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (1ц 3 001485 (6l ) Дополнительное к авт. санд-ву(22)Заявлено 12.10.81 (21) 3350095/18-21 с присоединением заявки М 3350094/18-21 (23) П риорнтетОпубликовано 28. 02. 83. Бюллетень № 8
Дата опубликования описания 28.02.83 (5l)M. Кл.
Н 03 К 23/00
Гесуддрствеиел квинтет
СССР (53) УДК 621. 374. . 32 (088.8) йо делам лзебретеиий и еткрытий (72) Автор изобретения
Ю. K. Задерихин
1 о
Ф (У (71) Заявитель (54) ДВОИЧНЫЙ УМНОЖИТЕЛЬ ЧИСЛА ИМПУЛЬСОВ
Изобретение относится к вычислительной технике и может быть использовано в вычислительных устройствах, предназначенных для выполнения операции подсчета числа импульсов с одновременным умножением результата на произвольное наперед заданное положительное натуральное число, Известен двоичный умножитель числа импульсов, содержащий в каждом разряде триггер, элементы И, элементы ИЛИ (1), Недостаток этого устройства заключается в ограниченных функциональных возможностях. Коэффициент умножения может принимать только два фиксированных значения 1 5.
Известен двоичный умножитель числа импульсов, содержащий входную шину и M разрядов, первый разряд содержит триггер, каждый последующий разряд содержит триггер и элемент И, в каждом разряде, кроме первого, 2 управляющий вход триггера соединен с первым входом элемента И последующего разряда, второй вход элемента
И которого соединен с прямым выходом триггера предыдущего разряда, выход элемента И соединен с входом управления триггера, первый и второй входы элемента И второго разрт1да соединены соответственно с шиной потенциала логической единицы и с прямым выходом триггера первого разряда, выходная шина соединена со счетными входами триггеров разря-. дов (2 .
Недостаток известного устройства заключается в ограничениях функциональных возможностей. Коэффициент умножения может принимать только одно значение +1. го Цель изобретения - расширение функциональных возможностей устройства в части обеспечения умножения числа импульсов на любое натурное положительное число.
3 1001
Поставленная цель достигается тем, что в двоичный умножитель числа импульсов, содержащий входную шину и И разрядов, первый разряд содержит триггер, каждый последующий разряд содержит триггер и первый we мент И, в каждом разряде, кроме первого, управляющий вход триггера соединен с первым входом первого элемента И последующего разряда, второй ó вход первого элемента И которого соединен с прямым выходом триггера предыдущего разряда, в каждом разряде, начиная с К-го,где К меньше М, выход первого элемента И соединен с управляющим входом триггера, входная шина соединена со счетными входами триггеров, введены шины управления, шины потенциалов логических
I нуля и единицы,в первый разряд вве- . 26 ден коммутатор, а вкаждый разряд с второго по К-1 введены коммутатор, второй элемент И и три элемента НЕ, в каждом разряде с первого по К-1-й шины потенциалов логичес- у» ких нуля и единицы соединены соответственно с первым и вторым инфор" мационными входами коммутатора, входы управления которого соединены с соответствующими шинами управления, выход коммутатора соединен с управляющим входом триггера, в каждом разряде с второго по К-1-й выход первого элемента И соединен с третьим информационным входом коммутатора и
35 соединен через первый элемент НЕ с четвертым информационным входом коммутатора, пятый.и шестой информационные входы которого соединены соответственно с выходом второго эле40 мента И и с выходом второго элемента НЕ, вход которого соединен с выходом второго элемента И,первый вход которого соединен с первым входом первого элемента И, второй вход которого соединен с
45 входом третьего элемента НЕ, выход которого соединен с вторым входом второго элемента И.
На чертеже приведен двоичный умножитель числа импульсов с коэффициентом умножения +3.
На чертеже обозначено триггеры
1 1"1=5; коммутаторы 2=1-2 3 : элемен. ты И 3=1-3=6, элементы НЕ 4=1-4=6 входная шина 5; шины 6 и 7 потенциалов соответственно логических нуля и единицы; шины 8 управления.
485 4
Входная шина 5 соединена со счетными входами триггеров 1=1-1=5 входы управления которых соединены соответственно с выходами коммутаторов
2 1-2=3 и с выходами элементов И 3
5 и 3=6, выходы коммутаторов 2 1
2 3 и выход элемента И 3=5 соединены соответственно с первыми входами элементов И 3=1, 3 3, 3=5, 36, вторые входы которых соединены соответственно с прямыми восходами триггеров 1=1-1=4; шины 8 управления соединены с соответствующими входами управления коммутаторов 2=1-2=3, первый и второй информационные входы которых соединены соответственно с шинами 6 и g потенциалов логических ну" ля и единицы, третьи информационные входы коммутаторов 2=2 и 2=3 соединены соответственно с выходами элементов. И 3=1 и 3=3 и соединены соответственно с входами элементов НЕ 4=1 ,и 4=4, выходы которых соединены соответственно с четвертыми информационными входами коммутаторов 2=2 и
2=3, пятые информационные входы которйх соединены соответственно с выходами элементов И 3 2 и 3 4 и соединены. соответственно с входами элементов НЕ 4=2 и 4=5, выходы которых соединены соответст-венно с шестыми информационными входами коммутаторов 2=2 и о
2=3; выходы коммутаторов 2=1 и
2=2 соединены соответственно с первыми входами элементов И 3=2 и 3=4
1 вторые входы которых соединены с выходами элементов НЕ 4=3 и 4=6, входы которых соединены соответственно с прямыми выходами триггеров 1.- 1 и 1=2.
На выходах коммутаторов, в зависимости от настройки по шинам 10, сформированы шесть функций, две из которых — потенциалы логических нуля
1 и единицы, а четыре остальных - функ- ции от аргументов х и а. где х:
11 1 сигнал разрешения на переключение
:i-ro триггера, а„ - сигнал на пря мом выходе i-ro триггера, Приведенная табл. 1 дает соответствие между номером состояния коммутатора и логической функцией на выходе коммутатора.
Настройка коммутаторов в зависимости от заранее задаваемых коэффициентов производится в соответствии с табл.2.
Логическая функция на выходе коммутатора
Состояние коммутатора
"О"
"2" х а.
x„ а.
"3"
"4" х. а.
1 1
"5"
Состояние коммутаторов в разрядах двоичного умножителя
3 4 5 6 7 8 .... К
1 2 2 2 2 2 2 2 .... 2
0 1 . 2 2 2 2 2 . 2 .... 2
1 3 5 - 2 2 2 2 2 .... 2
0 0 1 2 2 2 2 2 .... 2
1 2 3 5 2 2 2 2
S 10
Иетодом математической индукции (табл.2) распространяется на любое количество строк (т.е. коэффициентов умножения) ° Из табл.2 видно, что для любой строки, которая, в свою очередь, соответствует выбранному коэффициенту умножения, существует разряд, после которого настройка последующих разрядных коммутаторов постоянная и равна "2".
Учитывая, что эта настройка соответствует реализации функции х; а„. (табл.1, очевидно, что для всех последующих разрядов умножителя устройства 2 межразрядного переноса реализуются элементами И.
Работу умножителя импульсов рассмотрим на примере режима умножителя на +3. 8 этом случае на шины 8 .управления поданы управляющие сигналы (табл.2), которые бы переключали коммутаторы первого, второго и третьего разрядов соответственно
01485 d в первое, третье и пятое состояние, а коммутаторы всех последующих раз- рядов - во второе состояние. На выходах коммутаторов первого, второго и третьего разрядов будут соответственно следующие логические функции !! ° !!
1, х„-а„. н х- а..; а всех последующих разрядов - функции х„.а;. При настройке коммутаторов 2 1, 2 2 и 2 3 вышеописанным образом триггеры устройства на фиг. 1 будут последовательно при поступлении тактовых импульсов по шине 8 принимать следующие состояния: 00000, 11000, 01100, 10010, 10010, 00.110, 111 О, 01001 итд.
Таким образом, устройство произв водит умножение каждого очередного импульса на коэффициент 3 и суммиру20 ет результат, причем при изменении коэффициента умножения требуется переключение коммутаторов в соотв тствии с табл.2.
Таблица 1
1001485
Пооаолмение табл.2
° ее ее юю еее ав а « ю» Ф ъа
Состояние коммутаторов в разрядах двоичного умножителя
0 1 3
2 2 2
° ° ° °
1 3 4.
° ° ° °
2 2 2
° ° ° °
0 0 0
2 2 2
° ° ° °
2 2 2
1 2 2
0 1 2
2 2 2
2 2- 2
° ° ° °
3 . 5
° ° ° °
0 0 1
2 2 2
1 2 3
° o ° °
2 2 2
2 2 2
° ° ° °
2 4.
0 1 3
2 2 2
1 3 4
° ° ° °
2 2
2 2
2 2
2 2
0 0 0
° Ф ° °
° ° ° °
1 2 2
0 1 2
° ° ° °
3 . 5
° ° ° °
2 2
0 0 1.
° ° ° °
2 2
° ° Ф °
3 5 2 2
0 1 3
3 4
2 2
2 2
2 2
2 2
2 2
2 2
° ° ° °
24
° ° ° °
0 0 0
1 2 . 2
° ° ° °
0 1 2
° ° ° °
1 3 5
° ° ° °
0 0 1
° ° ° ° °
4. 5 2 2
1 2 3
° Э ° °
2 ю«ав мю аеавеюеаеюе юееюfaю атее юю «ю ее
3 4 5 6 7 8 . ° ° ° K к
1001485!
Продолжение табл. 2
0 1 3 4, 4 5 2 2 - ° ° ° ° 2
1 3 4 4 4 5 2 2 . ° ... 2
0 0 О О О 1 2 2 .... 2
1 2 2 2 2 3 5 2 ..... 2
° ° ° ° ° ° Ф ° °
Формула изобретения m
Двоичный умножитель числа импульсов, содержащий входную шину и М разрядов, первый разряд содержит триггер, каждый последующий разряд со-. держит триггер и первый элемент И, в каждом разряде, кроме первого, управляющий вход триггера соединен с первым входом первого элемента И последующего разряда, второй вход пер- ЗО вого элемента И которого соединен с прямым выходом триггера предыдущего разряда, в каждом разряде, начиная с
K-ro, где К меньше И, выход первого элемента И соединен с управляющим входом триггера, входная шина соединена со счетными входами триггеров, отличающийся тем, что, с целью расширения функциональных возможностей, в него введены шины управ- в ления, шины потенциалов логических нуля и единицы, в первый разряд введен коммутатор, а в каждый разряд с второго по К-1 введены коммутатор, второй элемент И и три элемента НЕ, в каждом разряде с первого по K-1-й шины потенциалов логических нуля и единицы соединены соответственно с первым и вторым информационными входами коммутатора, входы управления которого соединены с соответствующими шинами управления, выход коммутатора соединен с управляющим входом триггера, в каждом разряде с второго по К-1-й выход первого элемента И соединен с третьим информационным входом коммутатора и соединен через первый элемент НЕ с четвертым информационным входом коммутатора, пятый и шестой .информационные входы кото" рого соединены соответственно с аы" ходом второго элемента И и с выходом второго элемента НЕ, вход которого соединен с выходом второго элемента
И, первый вход которого соединен с первым входом первого элемента И, второй вход которого соединен с входом третьего элемента НЕ, выход которого соединен с вторым входом второго элемента И.
Источники информации, принятые во внимание при экспертизе
1. Авторское свидетельство СССР 660048, кл. H 03 K 23/00, 1976.
2. Букреев И. Н. и др. Иикроэлектронные схемы цифровых устройств.
И., "Советское радио", 1975, с.168, рис. 5.4 (прототип).
Составитель Ранов
Редактор Е.Кинив ТехредИ.Гергель Корректор С. Иекмар
Заказ 2445/75 Гираж 934 Подписное
ВНИИПИ Государственного комитета CCCP по делам изобретений и открытий
11/035, Москва, Ж-35, Раушская наб., д.4/5
Филиал ППП "Патент", г. Ужгород, ул. Проектная,
