Реверсивный счетчик импульсов

И С А Н И Е <и>!оо!4вз

Союз Советских

Социалистических

Республик

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

{61) Дополнительное к авт. саид-ву— (22) Заявлено 18. 05. 81 (2! ) 3290933/18-2! (S3)M. Кл. с присоединением заявки Рй

Н 03 K 23/00

Гщдэфстаеннын KoMk797 (23) Приоритет

СССР

Опубликовано 28 02 83.Бюллетень М 8

Дата опублмкования описания 28 . Ок . (53) УДК621.374, @32(088.8) де делан нзебретеннй н лтхрытнй (72) Автор изобретения

В. В. Майков (7!) Заявитель (54) РЕВЕРСИВНЫЙ СЧЕТЧИК ИМПУЛЬСОВ

Изобретение относится к импульсной технике и может быть использовано в вычислительных и измерительных устройствах.

Известен реверсивный счетчик им5 пульсов, содержащий реверсивные счетные разряды, устройство индикации, триггер знака и схему выделения нулевого состояния 1 ).

Однако это устройство обладает .недостаточной надежностью.

Известен также реверсивный счетчик импульсов, содержащий последовательно соединенные счетные разря15 ды, выходы которых соединены с соответствуьщими входами устройства индикации и схемы выделения нулевого состояния всех разрядов, триггер знака, управляющий вход которого соединен с выходом устройства выделения нулевого состояния всех разрядов, а выходы подключены к управляю;Щим входам коммутатора входов 2 ).

Недостатком известного устройст ва также является невысокая надежность.

Цель изобретения - повышение надежности счетчика импульсов.

Поставленная цель достигается тем что в реверсивном счетчике импульсов содержащем последовательно соединенные счетные разряды, выходы которых соединены с соответствующими входами устройства индикации и схемы выделе-. ния нулевого состояния всех разрядов, триггер знака, управляющий вход которого соединен с выходом устройства выделения нулевого состояния всех разрядов, а выходы подключены к управляющим входам коммутатора входов,информационные входы триггера . знака подключены к прямым выходам формирователей сигналов, входы которых являются входами устройства, а инверсные выходы соединены с соответствующими информационными входами 1 001483

25 зо

45

50 ляется. коммутатора входов и входами элемента задержки, выход которого подключен к первому входу триггера разрешения счета, второй вход которого соединен с инверсным выходом схемы выделения нулевого состояния всех разрядов, а выход - с управляющими входами ключей, выходы которых подключены соответственно к входам сложения и вычитания первого разряда счетчика, а информационные входы сое. динены с выходами коммутатора входов, причем вход обнуления триггера разрешения счета и счетных разрядов соединены между собой и подключены к третьему входу устройства.

На чертеже представлена блок-схе-. ма реверсивного счетчика.

Реверсивный счетчик импульсов содержит формирователи 1 и 2 импульсов, прямые выходы которых подключены к информационным входам триггера

3 знака, а инверсные выходы - к соответствующим информационным входам коммутатора 4 и входам элемента 5 задержки, выходом подключенного к первому входу триггера 6 разрешения счета.Входы триггера 3 знака соединены с управляющими входами коммутатора

4. Второй вход триггера 6 разрешения счета соединен с инверсным выходом схемы 7 выделения нулевого состояния всех разрядов, прямой выход которой соединен с управляющим входом триггера 3 знака. Выходы коммутатора 4 соединены с соответствующими входами ключей 8, управляющие входы которых подключены к выходу триггера 6 разрешения. Выходы ключей

8 соединены с соответствующими входами первого разряда счетчика 9. Все разряды счетчика 9 соединены с входами схемы 7 выделения нулевого состояния и с устройством 10 индикации.

Устройство работает следующим образом.

Изменение состояния триггера 3 знака возможно при одновременном появлении высоких потенциалов на входе управления и на одном из информационных входов.

Величина задержки импульса в элементе 5 задержки должна превышать время переходных процессов в триггере знака и коммутаторе входов, но не должна превышать минимального време" ни между двумя соседними входными импульсами, поступающими по обоим входам. В начальный момент после включения реверсивный счетчик импульсов может иметь произвольные состояния.

Предположим, что счетчик имеет состояния, показанные на чертеже.

Выход "+" триггера 3 знака равен логическому "0", выход "-" - логической "1". Выход элемента 5 задержки установки триггера разрешения 6 в единичное состояние равен логической "1",- сигнал "Разрешение" с выхода триггера 6 также равен логической

"1". Выход схемы 7 выделения нулевого состояния счетчика равен логическому "0" соответственно, инверсный выход схемы 7 (C- вход триггера 6 разрешения) равен логической "1".

В начале работы передним фронтом сигнала "Сброс" происходит установка триггера 6 разрешения в нулевое состяние и сброс в "0" всех разрядов счетчика 9. Состояние триггера 3 знака при этом не меняется, так как он реагирует только на входные сигналы °

Реверсивный счетчик работает от инверсных входных импульсов. Первый входной, импульс, поступивший, напри мер, по входу +1 отрицательным перепадом, т.е. передним фронтом импульса, запускает формирователь 1, .который калибрует длительность выходного импульса, не зависящую от длительности входного. Импульс с прямого выхода формирователя 1 поступает на вход "+" триггера 3 знака и передним фронтом устанавливает его в соответствующее состояние,. при котором на выходе "+ триггера появляется логическая "1", а на выходе логический 0". Импульс с инверсного выхода поступает одновременно на коммутатор 4 и элемент 5 задержки.

При этом на выходе коммутатора 4 появляется ложный импульс, длительность которого равна времени переключения триггера знака и коммутатора.

Но так как сигнал "Разрешение", задержанный элементом 5 задержки, равен еще "0", то ни на входе +Т, ни входе -T счетчика импульс не появВходной импульс на входе счетчика появляется после срабатывания триггера 6 по сигналу с выхода элемента 5 задержки. При этом на выходе триггера 6 разрешения появляется логическая "1" и ключи 8 открываются..

1001483

5 пропуская импульс (и все последующие) с выхода +1 коммутатора 4, Положительный перепад, т.е. задний фронт импульса по входу +Т, записывает в счетчик 9 единицу. При после- 5 дующем подсчете импульсов по входу

+1 состояния триггера 3 знака и триггера 6 разрешения не меняются. Текущее состояние счетчика определяется разностью числа импульсов, поступающих на вход +Т и вход -Т.

Если число импульсов, поступающих на вход -T, оказывается равным числу импульсов, поступающих на вход

+Т, то задним фронтом импульса по входу -Т счетчик 9 устанавливается в нуль. Отрицательный перепад импульса со схемы 7 выделения нулевого состояния счетчика по С-входу триггера 6 разрешения устанавливает zo последний в состояние логического

"0", закрывая ключи 8. Следующий импульс, поступающий по входу -1 устанавливает триггер 3 знака в соответствующее состояние, при котором на выходе "+" появляется логический

"0", а на выходе "-"-логическая "1".

Коммутатор 4 также принимает соответствующее состояние, и согласно описанному выш-, на его выходе появ- ЗО ляется ложный импульс, который, од нако, на выход ключей не проходит, так как сигнал "Разрешение" еще равен "0", Через время задержки элемента 5 ключи 8 открываются и импульс появляется на входе +Т счетчика, но знак при этом будет минус.

Аналогично происходит подсчет импульсов в любую сторону от нулевого состояния счетчика 9. 40

Таким образом, повышение надежности рабоТы реверсивного счетчика достигается исключением ложных импульсов, появляющихся вследствие переходных процессов при переключе- 45 нии режимов работы устройства.

Формула изобретения

Реверсивный счетчик импульсов, содержащий последовательно соединен-, ные счетные разряды, выходы которых соединены с соответствующими входами устройства индикации и схемы выделения нулевого состояния всех разрядов, триггер знака, управляющий вход которого соединен с выходом устройства выделения нулевого состоя. ния всех разрядов, а выходы подключены к управляющим входам коммутатора входов, отличающийся тем, что, с целью повышения надежности, информационные входы триггера знака подключены к прямым выходам формирователей сигналов, входы которых являются входами устройства, а инверсные выходы соединены с соответствующими информационными входами коммутатора входов, и вход-чи элемента задержки, выход которого подключен к первому входу триггера разрешения счета, второй вход которого соединен с инверсным выходом схемы выделения нулевого состояния всех разрядов, а выход - с управляющими входами ключей; выходы которых подключены соответственно к входам сложения и вычитания первого разряда счетчика, а информационные входы соединены с выходами коммутатора вхо. дов, причем вход обнуления триггера разрешения счета и счетных разрядов соединены между собой и подключены к третьему входу устройства.

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР

4" 314313, кл. H 03 K 23/00, 1970

2. Авторское свидетельство СССР

h 537447, кл. H 03 K 23/00, 1975 (прототип).

1001483

Составитель П. Смирнов

Редактор А. Огар Техред д,дц Корректор С йекмар

Заказ 1445/75 Тираж 934 Подписное

8НИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д, 4/5

Филиал ППП "Патент", r. Ужгород, ул. Проектная, 4