Ограничитель свч мощности

Полезная модель относится к СВЧ монолитным интегральным схемам с pin-диодами и предназначена для использования в качестве защитных схем в устройствах, содержащих малошумящие усилители. Технический результат, на который направлено заявляемое решение, состоит в том, что конструкция позволяет создавать наряду с pin-диодами другие активные элементы, например, диоды Шоттки, для улучшения ограничительной характеристики защитного устройства. Этот результат достигается тем, что в монолитной интегральной схеме, выполненной на полуизолирующей подложке, содержащей группу входных pin-диодов, соединенных с группой диодов на выходе схемы, через отрезок микрополосковой линии, изменена последовательность слоев, выращенных на подложке и добавлен еще один слой n-типа проводимости, вследствие чего выходные диоды выполнены в виде диодов Шоттки. Они созданы на отдельных мезаструктурах, состоящих из следующей последовательности слоев: слоя p⁺-типа проводимости, лежащего на полуизолирующей подложке, слоя i-типа проводимости (либо либо -типов), слоя n⁺-типа, на котором выращен слой n-типа проводимости, причем омический контакт к этим диодом создан к слоям n⁺-типа, а барьер Шоттки к слоям n-типа.

Полезная модель относится к СВЧ монолитным интегральным схемам с pin-диодами и предназначена для использования в качестве защитных схем в устройствах, содержащих малошумящие усилители.

Широко известны монолитные интегральные схемы СВЧ-устройств, содержащие pin-диоды из арсенида галлия [1]. В этих схемах pin-диоды выполнены в виде двухуровневой меза-структуры на полуизолирующей подложке, причем слой n⁺-типа проводимости в диодах сформирован непосредственно на полуизолирующей подложке, поверх которого создан слой i-типа (либо , либо -типа), на котором, в свою очередь, выращен слой p ⁺-типа проводимости. К слоям n⁺- и p⁺ -типов сформированы омические контакты. Недостаток известных конструкций интегральных схем обусловлен указанной последовательностью полупроводниковых слоев, при которой сложно реализовать интегральные схемы с другими активными элементами.

Известна монолитная интегральная схема ограничителя мощности TGL2201, разработанная фирмой TriQuint Semiconductor [2]. Известный аналог выполнен на полуизолирующей подложке из арсенида галлия и содержит два pin-диода на входе интегральной схемы и два pin-диода на выходе схемы. Входная пара диодов, включена встречно-параллельно между микрополоском и «землей», также как и пара выходных диодов. Входные и выходные пары диодов соединены отрезком микрополосковой линии. В данной схеме pin-диоды выполнены в виде меза-структур на полуизолирующей подложке, причем слой n⁺-типа проводимости в диодах сформирован непосредственно на полуизолирующей подложке, поверх которого создан слой i-типа (либо , либо -типа), на котором выращен слой p⁺-типа проводимости. К слоям n⁺- и p⁺-типов сформированы омические контакты. Недостаток такой конструкции монолитной интегральной схемы заключается в том, что в нее нельзя ввести другие активные элементы, например, диоды с барьером Шоттки для снижения уровня просачивающейся мощности в режиме ограничения сигнала.

Наиболее близким аналогом предлагаемой полезной модели является монолитная интегральная схема ограничителя, рассмотренная в работе [3]. Прототип [3] выполнен на полуизолирующей подложке из арсенида галлия и содержит группу pin-диодов на входе интегральной схемы и группу pin-диодов на выходе схемы. Входные и выходные диоды соединены отрезком микрополосковой линии, размер которой равен четверти длины волны входного СВЧ сигнала. В данной схеме pin-диоды выполнены в виде меза-структур на полуизолирующей подложке, причем слой n⁺-типа проводимости в диодах сформирован непосредственно на полуизолирующей подложке, поверх которого создан слой i-типа (либо , либо -типа), на котором выращен слой p⁺-типа проводимости. К слоям n⁺- и p⁺-типов сформированы омические контакты. Недостаток такой конструкции монолитной интегральной схемы заключается в том, что в нее нельзя ввести другие активные элементы, например, диоды с барьером Шоттки для снижения уровня просачивающейся мощности в режиме ограничения сигнала.

Технический результат, на который направлено заявляемое решение, состоит в устранении указанного недостатка.

Этот результат достигается тем, что в монолитной интегральной схеме, выполненной на полуизолирующей подложке, содержащей группу входных pin -диодов, соединенных с группой диодов на выходе схемы, через отрезок микрополосковой линии, изменена последовательность слоев, выращенных на подложке и добавлен еще один слой n-типа проводимости, вследствие чего выходные диоды выполнены в виде диодов Шоттки. Они выполнены на отдельных мезаструктурах, состоящих из следующей последовательности слоев: слоя p⁺-типа проводимости, лежащего на полуизолирующей подложке, слоя i-типа проводимости (либо либо -типов), слоя n⁺-типа, на котором выращен слой n-типа проводимости, причем омический контакт к этим диодом создан к слоям n⁺-типа, а барьер Шоттки к слоям n-типа.

На фиг.1 схематично представлена одна из возможных конструкций предлагаемой схемы. Монолитная интегральная схема выполнена на полуизолирующей подложке 1 и содержит группу входных pin-диодов 2 и 3, соединенных с «землей» и включенных встречно параллельно. Причем pin-диоды 2 и 3 состоят из следующей последовательности слоев: слоя p⁺-типа проводимости 4, лежащего на полуизолирующей подложке 1, слоя i-типа проводимости (либо либо -типов) 5 и слоя n⁺-типа 6. Диоды 2 и 3 соединены с группой выходных диодов 7 и 8 отрезком микрополосковой линии 9. В отличие от прототипа группа выходных диодов 7 и 8 заменена диодами с барьером Шоттки, которые выполнены в виде отдельных мезаструктур, состоящих из следующей последовательности слоев: слоя p⁺-типа проводимости 4, лежащего на полуизолирующей подложке 1, слоя i-типа проводимости 5 (либо либо -типов), слоя n⁺-типа 6, на котором выращен новый слой, а именно, слой n-типа проводимости 10, причем омические контакты 11 к этим диодом созданы к слоям n⁺-типа 6, а барьеры Шоттки 12 к слоям n-типа 10. В интегральной схеме также созданы входной 13 и выходной 14 конденсаторы.

Пример практического исполнения. Монолитная интегральная схема изготавливалась на структуре, выращенной методом газофазовой эпитаксии. В качестве подложки 1 использовалась пластина полуизолирующего арсенида галлия. На подложке 1 были выращены слои в следующей последовательности: слой p⁺-типа проводимости 4 толщиной 3 мкм, слой i-типа 5, компенсированный хромом с толщиной слоя 1,5 мкм и слой n⁺-типа проводимости 6 толщиной 1 мкм и слой n-типа проводимости 10, толщиной 0,5 мкм. С использованием стандартных приемов, включающих методы фотолитографии, мезатравления и методы напыления пленок металлов создавались входные pin-диоды 2 и 3 и выходные диоды Шоттки 7 и 8. Входные диоды соединялись между собой проводниками, висящими в воздухе в виде мостиков. Отрезок микрополосковой линии 9 из золота выполнялся непосредственно на полуизолирующей подложке.

В исходном состоянии вход и выход интегральной схемы присоединяли к стандартным микрополосковым трактам. На вход схемы подавали СВЧ сигнал. При амплитуде сигнала большей чем величина напряжения, необходимая для открытия pin-диода (~1В), часть входного сигнала отражалась от диодов 2 и 3, включенных в прямом направлении, при этом осуществлялось ограничение сигнала. Сигнал, дошедший до выходных диодов 7 и 8, ограничивается еще раз. А поскольку в нашей схеме диоды 7 и 8 являются диодами Шоттки, а у них величина напряжения, необходимая для открытия в два раза меньше, чем у pin-диодов, то в данной схеме выходной сигнал имеет существенно меньшую мощность просачивания, чем в прототипе, при том же уровне входного сигнала.

Итак, предложена конструкция монолитной интегральной схемы ограничителя, позволяющая создавать наряду с pin-диодами другие активные элементы, например, диоды Шоттки, для снижения мощности просачивания ограничителя.

Источники информации.

1. J.V.Bellantoni, D.C.Bartele, D. Payne and et. al. Monolithic GaAs p-i-n Diode Switch Circuits for High-Power Millimeter-Wave Applications // IЕЕЕ TRANSACTIONS ON MICROWAVE THEORY AND TECHNIQUES, VOL.31. NO.12. DECEMBER 1989 pp.2162-2165.

2. James M. Carrol. Performance Comparison of Single and Dual Stage MMIC Limiters// 2001 IEEE MTT-S Digest, pp.1341-1344.

3. D.G. Smith, D.D. Heston, J. Heston, B. Heimer, K.Decker. Designing reliable high-power limiter circuits with LIMITER GaAs PIN diodes // 2002 IEEE MTT-S Digest, pp.1245-1247.

Ограничитель СВЧ мощности, выполненный в виде монолитной интегральной схемы на полуизолирующей подложке и содержащий на входе группу pin-диодов, соединенных с группой диодов на выходе схемы, через отрезок микрополосковой линии, отличающийся тем, что выходные диоды выполнены в виде диодов Шоттки на отдельных мезаструктурах, состоящих из следующей последовательности слоев: слоя p⁺ -типа проводимости, лежащего на полуизолирующей подложке, слоя i-типа проводимости (либо -, либо -типов), слоя n⁺-типа, поверх которого выращен слой n-типа проводимости, причем омический контакт к этим диодом создан к слою n⁺-типа, а барьеры Шоттки к слою n-типа.