Устройство приема радиосигналов с синхронным временным разделением каналов

Полезная модель относится к области устройств передачи и обработки информации от нескольких абонентов по радиоканалу и может быть использована в многоадресных системах передачи и приема информации для улучшения ее качества достаточной простоте технической реализации. Техническим результатом полезной модели является расширение арсенала цифровых устройств обработки информации с синхронным временным разделением каналов, упрощение их конструкции, отсутствие структурной помехи на входе приемника. Устройство приема радиосигналов с синхронным временным разделением каналов содержит логический перемножитель сигналов 1, интегратор 2, решающую схему 3, генератор опорного сигнала 4, ПЗУ 5, цифровой таймер 6. Полезная модель позволяет упростить устройство с синхронным временным разделением каналов, исключить наличие системной помехи на входе приемника.

Полезная модель относится к области устройств передачи и обработки информации от нескольких абонентов по радиоканалу и может быть использована в многоадресных системах передачи и приема информации для улучшения ее качества достаточной простоте технической реализации.

В различных областях передачи информации по радиоканалу (в радиосвязи, радиоуправлении и т.д.) наблюдается увеличение количества абонентов, которым передаются различные сообщения. При этом используются различные способы селекции информации, предназначенной конкретному абоненту (синхронные, асинхронные системы с частотным, временным, кодовым разделением сигналов и т.д.). В качестве недостатков можно отметить сложность многоканальных систем обработки информации, наличие системной помехи на входе радиоприемного устройства от большого числа абонентов.

Известны устройства - синхронные адресные системы связи с жестким ограничением группового сигнала, которые содержат n-канальный оптимальный демодулятор, включающий генератор опорного сигнала, перемножитель, интегратор, решающее устройство и синхронизатор (Варакин Л.Е. Системы связи с шумоподобными сигналами. М.: Радио и связь, 1985 г. - с.232).

Это техническое решение принято нами за прототип. Количество каналов в таком оптимальном демодуляторе возрастает с количеством абонентов n в системе. Чем больше количество абонентов в системе, тем сложнее будет устройство обработки сигнала.

Таким образом, недостатками существующих устройств синхронных адресных систем связи, используемых для обработки многоадресной информации, является сложность изготовления, которая возрастает с увеличением

количества абонентов, а также наличие структурной помехи на входе приемника.

Техническим результатом полезной модели является расширение арсенала цифровых устройств обработки информации с синхронным временным разделением каналов, упрощение их конструкции, отсутствие структурной помехи на входе приемника.

Данный технический результат достигается тем, что в устройство, содержащее генератор опорного сигнала перемножитель, интегратор, решающее устройство и синхронизатор вместо синхронизатора вводится цифровой таймер (Цифровой таймер с периодической коррекцией временной уставки. Патент на полезную модель №72104 от 04.06.2007), выходы которого соединены со входами интегратора и решающего устройства, а также со входом введенного постоянного запоминающего устройства (ПЗУ), выход которого соединен со входом генератора опорного сигнала. В начале работы циркулярным сигналом, принимаемым всеми абонентами, осуществляется начальная установка всех высокостабильных экономичных таймеров абонентов сети в нулевое состояние, с последовательным временным сдвигом по адресам на длительность передаваемого сигнала и абсолютную нестабильность отсчета времени в течение функционирования системы. Кроме того, при амплитудном ограничении входного сигнала в качестве перемножителя используется интегральная микросхема ЛП2 564 серии, интегратор выполнен на счетчике ИЕ11 564 серии, решающее устройство - на интегральной микросхеме ИП2 564 серии, ПЗУ - на РУ2 серии 537.

В полезной модели для обработки сигналов используется только один канал и при достаточно коротких кодированных сообщениях в системе может работать достаточно большое количество абонентов с минимальной задержкой получения и обработки информации. При этом системная помеха на входе приемника отсутствует.

На фиг.1 представлена схема устройства приема радиосигналов с синхронным временным разделением каналов. Устройство содержит логический

перемножитель сигналов 1, на первый вход которого подается входной сигнал с ограничением по амплитуде на нулевом уровне, выход которого соединен со входом интегратора 2, выход интегратора соединен со входом решающей схемы 3, второй вход логического перемножителя сигналов соединен с выходом генератора опорного сигнала 4, вход которого соединен с ПЗУ 5, вход ПЗУ соединен с выходом цифрового таймера 6, вторые входы интегратора и решающего устройства соединены с выходами цифрового таймера.

Устройство приема радиосигналов с синхронным временным разделением каналов работает следующим образом. Входной фазоманипулированный, ограниченный по амплитуде сигнал, поступает на логический перемножитель сигналов 1, где сравнивается с опорным сигналом, поступающим с генератора опорного сигнала 4. Код сигнала в данный момент времени задается сигналом с цифрового таймера 6, которым определяется область считывания информации из ПЗУ 5. Результат сравнения записывается в интегратор 2. При совпадении кодов принимаемого сигнала и эталонного кода в интеграторе записывается положительное число, которое сравнивается с порогом в решающем устройстве 3. При отсутствии системной помехи на входе приемника наличие порога определяется воздействием на вход шумового случайного процесса.

Таким образом, предложенное нами цифровое устройство позволяет упростить конструкцию и сделать процесс изготовления более удобным, получить устройство с синхронным временным разделением каналов и отсутствием системной помехи при использовании только одного канала обработки независимо от количества абонентов.

1. Устройство приема радиосигналов с синхронным временным разделением каналов, содержащее перемножитель сигналов, генератор опорного сигнала, интегратор и решающее устройство, отличающееся тем, что вместо синхронизатора последовательно установлены цифровой таймер, выход которого соединен со входом постоянного запоминающего устройства, выход которого соединен со входом генератора опорного сигнала, его выход соединен со вторым входом перемножителя сигналов, первый вход которого является входом устройства, выход соединен с первым входом интегратора, второй вход которого соединен с выходом цифрового таймера, выход интегратора соединен с первым входом решающего устройства, второй вход которого соединен с выходом цифрового таймера.

2. Устройство по п.1, отличающееся тем, что в качестве перемножителя использована интегральная микросхема ЛП2 564 серии.

3. Устройство по п.1, отличающееся тем, что в качестве интегратора использована интегральная микросхема ИЕ11 564 серии.

4. Устройство по п.1, отличающееся тем, что в качестве решающего устройства использована интегральная микросхема ИП2 564 серии.

5. Устройство по п.1, отличающееся тем, что в качестве постоянного запоминающего устройства использована интегральная микросхема РУ2 537 серии.