Преобразователь кода
Полезная модель относится к вычислительной технике и может быть использована в системах передачи информации. Преобразователь кода содержит счетчик и сдвиговый регистр. Для достижения мультиканальность преобразователя кода в него введены генератор опорной частоты, дешифратор, модуль упаковки информации, второй счетчик, первое ОЗУ, модуль управления и второе ОЗУ. Выход генератора опорной частоты соединен со входом первого счетчика, первый выход которого соединен шиной с первым входом модуля упаковки информации, ко второму входу которого подключена шина данных, являющаяся первым входом преобразователя кода, второй выход дешифратора соединен с первым входом сдвигового регистра. Выход сдвигового регистра подключен к входу первого ОЗУ, третий выход дешифратора подключен ко входу второго счетчика, второй выход первого счетчика соединен со вторым входом сдвигового регистра, третий вход сдвигового регистра подключен к выходу модуля упаковки информации. Выход первого ОЗУ шиной подключен к выходу второго ОЗУ и является выходом преобразователя кода. Первый выход модуля управления соединен шиной со вторым входом первого ОЗУ, второй выход модуля управления подключен шиной к входу второго ОЗУ, первый вход модуля управления соединен с шиной адреса и является вторым входом преобразователя кода, ко второму входу модуля управления шиной подключен выход второго счетчика.
Полезная модель относится к вычислительной технике и может быть использована в системах передачи информации.
Известен «Преобразователь двоичного кода в двоично-десятичный код градусов, минут и секунд» (SU 1012694 А1 опубл. 27.07.2005 г.) содержащий шифратор эквивалентов, накапливающий сумматор, первый элемент И, триггер, счетчик импульсов, коммутатор, элемент исключающее или, второй элемент И и генератор импульсов, выход которого соединен с первым входом первого элемента И, выходы шифратора эквивалентов соединены с соответствующими входами накапливающего сумматора, выходы которого являются выходами преобразователя. Первый вход элемента И соединен с входом старшего разряда преобразователя, второй вход второго элемента И соединен с управляющим входом преобразователя, информационные входы которого соединены с первой группой входов коммутатора. Вторая группа входов коммутатора соединена с выходами счетчика импульсов и с входами шифратора эквивалентов. Выход коммутатора соединен с первым входом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, второй вход которого соединен с выходом второго элемента И и является выходом знака преобразователя, вход запуска которого соединен с входами сброса триггера и накапливающего сумматора. Единичный и нулевой выходы триггера соединены соответственно с входами сброса счетчиков импульсов и вторым входом первого элемента И, третий вход которого соединен с выходом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, а выход соединен с тактирующим входом накапливающего сумматора. Выход генератора импульсов соединен с тактовым входом счетчика импульсов, выход старшего разряда которого соединен с единичным входом триггера.
Наиболее близким к предлагаемой полезной модели является «Преобразователь кода» (RU 2282306 С1 опубл. 20.08.2006 г.) содержащий счетный триггер, шину разрешения
преобразования, шину тактовых импульсов, входную и выходную информационные шины, регистр сдвига, шину питания, два элемента И-НЕ, элемент ИЛИ, элемент ИЛИ-НЕ, инвертор, мажоритарный элемент и шину тактовых импульсов. R-вход счетного триггера подключен к шине разрешения преобразования и к первому и второму входам элементов ИЛИ-НЕ и ИЛИ соответственно. Выход элемента ИЛИ-НЕ соединен с входной информационной шиной, а второй вход - с прямым выходом счетного триггера, тактовый вход которого подключен к первому входу элемента ИЛИ, к первому входу и выходу мажоритарного элемента и к шине выходных тактовых импульсов. Второй вход мажоритарного элемента соединен с шиной тактовых импульсов и с С-входом регистра сдвига, D-вход которого подключен к шине питания, а R-вход - к выходу элемента ИЛИ. Выход первого и третьего разрядов регистра сдвига соединены с первым входом первого элемента ИЛИ-НЕ и входом инвертора соответственно. Второй вход первого элемента ИЛИ-НЕ соединен с входной информационной шиной, а выход - с первым входом второго элемента ИЛИ-НЕ, второй вход которого подключен к выходу инвертора. Выход второго элемента ИЛИ-НЕ соединен с третьим входом мажоритарного элемента.
Недостатками известных преобразователей кодов является отсутствие мультиканальности.
Технический результат предлагаемого преобразователя кода заключается в том, что достигается мультиканальность преобразователя кода.
Сущность предлагаемой полезной модели состоит в том, что преобразователь кода содержит счетчик и сдвиговый регистр. Для достижения технического результата в него введены генератор опорной частоты, дешифратор, модуль упаковки информации, второй счетчик, первое ОЗУ, модуль управления и второе ОЗУ. Выход генератора опорной частоты соединен со входом первого счетчика, первый выход которого соединен шиной с первым входом модуля упаковки информации, ко второму входу которого подключена шина данных, являющаяся первым входом преобразователя кода, второй выход дешифратора соединен с первым входом сдвигового регистра. Выход сдвигового регистра подключен к входу первого ОЗУ, третий выход дешифратора подключен ко входу второго счетчика, второй выход первого счетчика соединен со вторым входом сдвигового регистра, третий вход сдвигового регистра подключен к выходу модуля упаковки информации. Выход первого ОЗУ шиной подключен к выходу второго ОЗУ и является выходом преобразователя кода. Первый выход модуля управления соединен шиной со вторым входом первого ОЗУ, второй выход модуля управления подключен шиной к входу второго ОЗУ, первый вход модуля управления соединен с шиной адреса и является
вторым входом преобразователя кода, ко второму входу модуля управления шиной подключен выход второго счетчика.
На фиг.1 изображена функциональная схема преобразователя кода
Преобразователь кода состоит из генератора опорной частоты 1, дешифратора 2, сдвигового регистра 3, первого оперативного запоминающего устройства ОЗУ 4, первого счетчика 5 модуля упаковки информации 6, второго счетчика 7, модуля управления 8 и второго ОЗУ 9, шины данных 10, шины адреса 11.
Выход генератора опорной частоты 1 соединен со входом первого счетчика 5, первый выход которого соединен шиной с первым входом модуля упаковки информации 6, ко второму входу которого подключена шина данных 10, являющаяся первым входом преобразователя кода, второй выход дешифратора 2 соединен с первым входом сдвигового регистра 3. Выход сдвигового регистра 3 подключен к входу первого ОЗУ 4, третий выход дешифратора 2 подключен ко входу второго счетчика 7, второй выход первого счетчика 5 соединен со вторым входом сдвигового регистра 3, третий вход сдвигового регистра 3 подключен к выходу модуля упаковки информации 6. Выход первого ОЗУ 4 шиной подключен к выходу второго ОЗУ 9 и является выходом преобразователя кода. Первый выход модуля управления 8 соединен шиной со вторым входом первого ОЗУ 4, второй выход модуля управления 8 соединен шиной со вторым входом первого ОЗУ 4, второй выход модуля управления 8 подключен шиной к входу второго ОЗУ 9, первый вход модуля управления 8 соединен с шиной адреса 11 и является вторым входом преобразователя кода, ко второму входу модуля управления 8 шиной подключен выход второго счетчика 7.
Предлагаемый преобразователь кода работает следующим образом.
Информация в последовательном коде поступает по шине данных 10 в модуль упаковки информации 6, опорная частота из генератора опорной частоты поступает на вход первого счетчика 5, выходы которого подключены к дешифратору 2. Дешифратор 2 управляет модулем упаковки информации 6, сдвиговым регистром 3 и вторым счетчиком 7. Упакованная информация с модуля упаковки информации 6 поступает на вход сдвигового регистра 3. Преобразованный параллельный код сохраняется в одном из ОЗУ. Выбор ОЗУ для чтения / записи происходит в модуле управления 8. Адреса для записи в ОЗУ формируются счетчиком 7. Адрес чтения информации из ОЗУ поступает по шине адреса 11.
Таким образом достигается мультиканальность преобразователя.
Преобразователь кода, содержащий счетчик и сдвиговый регистр, отличающийся тем, что введены генератор опорной частоты, дешифратор, модуль упаковки информации, второй счетчик, первое ОЗУ, модуль управления, второе ОЗУ, причем выход генератора опорной частоты соединен со входом первого счетчика, первый выход которого соединен шиной с первым входом модуля упаковки информации, ко второму входу которого подключена шина данных, являющаяся первым входом преобразователя кода, второй выход дешифратора соединен с первым входом сдвигового регистра, выход сдвигового регистра подключен к входу первого ОЗУ, третий выход дешифратора подключен ко входу второго счетчика, второй выход первого счетчика соединен со вторым входом сдвигового регистра, третий вход сдвигового регистра подключен к выходу модуля упаковки информации, кроме того, выход первого ОЗУ шиной подключен к выходу второго ОЗУ и является выходом преобразователя кода, а первый выход модуля управления соединен шиной со вторым входом первого ОЗУ, второй выход модуля управления подключен шиной к входу второго ОЗУ, первый вход модуля управления соединен шиной адреса и является вторым входом преобразователя кода, ко второму входу модуля управления шиной подключен выход второго счетчика.
