Преобразователь кода

Полезная модель относится к цифровой и вычислительной технике и может быть использована в различных системах цифрового преобразования кода, упаковки, приема и передачи информации, сопряжения ПЭВМ с устройством для осуществления контроля за достоверностью передаваемой информации Преобразователь кода содержит дешифратор адреса, регистра записи, первое регистровое оперативное запоминающее устройство, второе регистровое ОЗУ, устройство формирования сигналов управления, генератор опорной частоты, устройство упаковки информации, линейку сдвиговых регистров. Вход дешифратора адреса является первым входом преобразователя кода, выход дешифратора адреса шиной соединен с первым входом регистра записи, первый выход регистра записи шиной соединен с первым входом первого регистрового ОЗУ, второй вход первого регистрового ОЗУ является вторым входом преобразователя кода, выход первого регистрового ОЗУ шиной подключен к первому входу второго регистрового ОЗУ. Первый вход устройства формирования сигналов управления является управляющим входом преобразователя кода, первый выход устройства формирования сигналов управления соединен со вторым входом регистра записи, второй выход устройства формирования сигналов управления, соединен со вторым входом второго регистрового ОЗУ. Первый выход второго регистрового ОЗУ шиной соединен с первым входом линейки сдвиговых регистров, выход которой подключен ко второму входу устройства упаковки информации, выход генератора опорной частоты соединен с первым входом коммутатора частот, второй выход которого подключен к первому входу устройства упаковки информации, ко второму входу устройства формирования сигналов управления и ко второму входу линейки сдвиговых регистров. Для повышения функциональных возможностей преобразователя за счет функции контроля за формированием выходного кода одной посылки, введены коммутатор частот, регистра хранения выходных данных и автогенератор резервной частоты. Третий выход устройства формирования сигналов управления соединен с четвертым входом регистров хранения выходных данных, первый выход автогенератора резервной частоты подключен ко второму входу коммутатора частот, первый выход которого подключен к первому входу автогенератора резервной частоты и ко второму входу регистров хранения выходных данных. Первый выход устройства упаковки информации соединен с первым входом регистров хранения выходных данных и является также первым выходом преобразователя кодов, второй выход устройства упаковки информации подключен к третьему входу регистров хранения выходных данных, первый выход регистров хранения выходных данных является вторым выходом преобразователя.

Полезная модель относится к цифровой и вычислительной технике и может быть использована в различных системах цифрового преобразования кода, упаковки, приема и передачи информации, сопряжения ПЭВМ с устройством для осуществления контроля за достоверностью передаваемой информации.

Известен «Преобразователь кода» (RU 2253944 опубл. 10.06.2005 г.) содержащий мультиплексор, RS-триггер, блок управления, выполненный на тактируемом срезом m-разрядном счетчике и дешифраторе.

Наиболее близким к заявляемому преобразователю кода является «Преобразователь кода» (RU 78614 опубл. 27.11.2008 г.) содержащий дешифратор адреса, регистра записи, первое регистровое оперативное запоминающее устройство (далее ОЗУ), второе регистровое ОЗУ, устройство формирования сигналов управления, генератор опорной частоты, устройство упаковки информации, линейки сдвиговых регистров.

Вход дешифратора адреса является первым входом преобразователя кода, выход дешифратора адреса шиной соединен с первым входом регистра записи. Выход регистра записи шиной соединен с первым входом первого регистрового ОЗУ, второй вход первого регистрового ОЗУ является вторым входом преобразователя кода, выход первого регистрового ОЗУ шиной подключен к первому входу второго регистрового ОЗУ. Первый вход устройства формирования сигналов управления является управляющим входом преобразователя кода. Первый выход устройства формирования сигналов управления соединен со вторым входом регистра записи, второй выход устройства формирования сигналов управления, соединен со вторым входом второго регистрового ОЗУ, выход второго регистрового ОЗУ шиной соединен с первым входом линейки сдвиговых регистров, выход которой подключен ко второму входу устройства упаковки информации. Выход генератора опорной частоты соединен с первым входом устройства упаковки информации, ко второму входу устройства формирования сигналов управления и ко второму входу линейки сдвиговых регистров, причем выход устройства упаковки информации является выходом преобразователя кодов.

Недостатками этих преобразователей являются ограничения функциональных возможностей в связи с отсутствием контроля за достоверностью формирования и передачей выходного кода.

Техническим результатом предлагаемой полезной модели является повышение функциональных возможностей преобразователя за счет функции контроля за формированием выходного кода одной посылки, в виде разрядного кода и далее передаваемого в ПЭВМ для регистрации, где полученный код сравнивается с эталонным кодом (эталонный код хранится в памяти ПЭВМ).

Сущность предлагаемой полезной модели состоит в том, что она содержит дешифратор адреса, регистра записи, первое регистровое оперативное запоминающее устройство, второе регистровое ОЗУ, устройство формирования сигналов управления, генератор опорной частоты, устройство упаковки информации, линейку сдвиговых регистров. Вход дешифратора адреса является первым входом преобразователя кода, выход дешифратора адреса шиной соединен с первым входом регистра записи, первый выход регистра записи шиной соединен с первым входом первого регистрового ОЗУ, второй вход первого регистрового ОЗУ является вторым входом преобразователя кода, выход первого регистрового ОЗУ шиной подключен к первому входу второго регистрового ОЗУ. Первый вход устройства формирования сигналов управления является управляющим входом преобразователя кода, первый выход устройства формирования сигналов управления соединен со вторым входом регистра записи, второй выход устройства формирования сигналов управления, соединен со вторым входом второго регистрового ОЗУ. Первый выход второго регистрового ОЗУ шиной соединен с первым входом линейки сдвиговых регистров, выход которой подключен ко второму входу устройства упаковки информации, выход генератора опорной частоты соединен с первым входом коммутатора частот, второй выход которого подключен к первому входу устройства упаковки информации, ко второму входу устройства формирования сигналов управления и ко второму входу линейки сдвиговых регистров

Новым в предлагаемом преобразователе кода является введение коммутатора частот, регистра хранения выходных данных и автогенератора резервной частоты. Третий выход устройства формирования сигналов управления соединен с четвертым входом регистров хранения выходных данных, первый выход автогенератора резервной частоты подключен ко второму входу коммутатора частот, первый выход которого подключен к первому входу автогенератора резервной частоты и ко второму входу регистров хранения выходных данных. Первый выход устройства упаковки информации соединен с первым входом регистров хранения выходных данных и является также первым выходом преобразователя кодов, второй выход устройства упаковки информации подключен к третьему входу регистров хранения выходных данных, первый выход регистров хранения выходных данных является вторым выходом преобразователя.

На фиг.1 изображена функциональная схема преобразователя кода.

Преобразователь кода состоит из дешифратора адреса 1, регистра записи 2, первого регистрового оперативного запоминающего устройства (ОЗУ) 3, второго регистрового ОЗУ 4, устройство формирования сигналов управления 5, генератора опорной частоты 6, устройства упаковки информации 7, линейки сдвиговых регистров 8, коммутатора частот 9, регистров хранения выходных данных 10, автогенератора резервной частоты 11.

Вход дешифратора адреса 1 является первым входом преобразователя кода, выход дешифратора адреса 1 шиной соединен с первым входом регистра записи 2. Выход регистра записи 2 шиной соединен с первым входом первого регистрового ОЗУ 3, второй вход первого регистрового ОЗУ 3 является вторым входом преобразователя кода, выход первого регистрового ОЗУ 3 шиной подключен к первому входу второго регистрового ОЗУ 4. Первый вход устройства формирования сигналов управления 5 является управляющим входом преобразователя кода. Первый выход устройства формирования сигналов управления 5 соединен со вторым входом регистра записи 2, второй выход устройства формирования сигналов управления 5, соединен со вторым входом второго регистрового ОЗУ 4, третий выход устройства формирования сигналов управления 5 соединен с четвертым входом регистров хранения выходных данных 10, первый выход второго регистрового ОЗУ 4 шиной соединен с первым входом линейки сдвиговых регистров 8, выход которой подключен ко второму входу устройства упаковки информации 7. Выход генератора опорной частоты 6 соединен с первым входом коммутатора частот 9, второй выход которого подключен к первому входу устройства упаковки информации 7, ко второму входу устройства формирования сигналов управления 5 и ко второму входу линейки сдвиговых регистров 8. Первый выход автогенератора резервной частоты 11 подключен ко второму входу коммутатора частот 9, первый выход которого подключен к первому входу автогенератора резервной частоты 11 и ко второму входу регистров хранения выходных данных 10. Первый выход устройства упаковки информации 7 соединен с первым входом регистров хранения выходных данных 10 и является также первым выходом преобразователя кодов. Второй выход устройства упаковки информации 7 подключен к третьему входу регистров хранения выходных данных 10. Первый выход регистров хранения выходных данных является вторым выходом преобразователя.

Предлагаемый преобразователь кода работает следующим образом:

На вход 1 дешифратора адреса 1 поступает адресная информация А0А9, для формирования адресов записи, с выхода которого сформированные стробы адресов записи А0А2 по входному импульсу записи поступающему с устройства формирования сигналов управления 5 поступают в регистр записи 2, где сохраняются до следующего цикла передачи адресной информации. Информация в параллельном коде D0D15 со второго входа преобразователя поступает на второй вход первого регистрового ОЗУ 3 и записывается стробами адресов А0А2, поступающими с первого выхода регистра записи 2 на первый вход регистрового ОЗУ 3. Информация с первого регистрового ОЗУ 3 перезаписывается для хранения по входному тактовому импульсу, поступающему с устройства формирования сигналов управления 5, во второе регистровое ОЗУ 4, а первое регистровое ОЗУ 3 обнуляется для приема и хранения новой информации. На управляющий вход устройства формирования сигналов управления 5 с контроллера ПЭВМ поступают входные сигналы управления, а на второй его вход с коммутатора частот 9 сигнал с частотой f1, где формируются три сигнала управления, импульс записи, поступающий на второй вход регистра записи 2, тактовый импульс, поступающий на второй вход второго регистрового ОЗУ 4 и импульс записи в регистры хранения выходной информации. По входному тактовому импульсу, поступающему из устройства формирования сигналов управления 5, с выхода второго регистрового ОЗУ 4 информация поступает на линейку сдвиговых регистров 8, где с частотой f1 происходит преобразование параллельного шестнадцатиразрядного кода D0D15 в одноканальный последовательный код той же разрядности, который передается в устройство упаковки информации 7.

Последовательный шестнадцатиразрядный код D0D15 с выхода линейки сдвиговых регистров 8 поступает в устройство упаковки информации 7, где с частотой f1, поступающей с генератора опорной частоты 6, происходит упаковка информации в виде мультиканального параллельно-последовательного кода в пять шин t1t5. Упакованная в устройстве упаковки информации 7, выходной код поступает на выход преобразователя кода и на регистры хранения выходных данных 10. Как только информация по пяти шинам t1t5 одной посылки, поступает на вход регистров хранения выходных данных 10, устройство упаковки информации 7 на втором выходе формирует импульс записи, по переднему фронту которого, информация записывается в регистры хранения. Коммутатор частот предназначен для переключения работы преобразователя на автогенератор резервной частоты, в случае отсутствия основной опорной частоты генератора (неисправности генератора). В отсутствии опорной частоты на первом входе коммутатора частот 9, на первом выходе коммутатора формируется признак аварийной работы (лог.1) поступающему на первый вход разрешения запуска атогенератора резервной частоты 11 и на регистры хранения выходных данных 10, где упаковывается в младший разряд шины t0t5 (t0 - мл. разряд), как аварийная работа преобразователя, t0=лог.0 - штатная работа преобразователя (в этот момент автогенератор резервной частоты 11 отключен), t0=лог.1 - аварийная работа преобразователя (отсутствие опорной частоты генератора 6 и запуск автогенератор резервной частоты 11).

Для контроля за достоверностью выходных данных (выходного кода) t1t5 и контроля за штатной работой преобразователя по признаку в младшем разряде t0 по запросу из ПЭВМ на входе управления устройство формирования сигналов управления 5 на третьем выходе формируется импульс чтения, поступающим на четвертый вход регистров хранения выходных данных 10. По входному импульсу чтения, по шине t0t5 информация с регистров хранения выходных данных 10. поступает на второй выход преобразователя и далее для контроля в ПЭВМ. Полученный выходной код в ПЭВМ сравнивается с эталонным кодом, анализируется после чего выдается результат проверки.

Таким образом, осуществляется контроль прохождения выходного кода по выходной шине преобразователя t1t5, его достоверность и контроль за штатной работой преобразователя по признаку аварийной работы в младшем разряде t0.

Преобразователь кода, содержащий дешифратор адреса, регистра записи, первое регистровое оперативное запоминающее устройство (далее ОЗУ), второе регистровое ОЗУ, устройство формирования сигналов управления, генератор опорной частоты, устройство упаковки информации, линейку сдвиговых регистров, причем вход дешифратора адреса является первым входом преобразователя кода, выход дешифратора адреса шиной соединен с первым входом регистра записи, первый выход регистра записи шиной соединен с первым входом первого регистрового ОЗУ, второй вход первого регистрового ОЗУ является вторым входом преобразователя кода, выход первого регистрового ОЗУ шиной подключен к первому входу второго регистрового ОЗУ, первый вход устройства формирования сигналов управления является управляющим входом преобразователя кода, первый выход устройства формирования сигналов управления соединен со вторым входом регистра записи, второй выход устройства формирования сигналов управления, соединен со вторым входом второго регистрового ОЗУ, первый выход второго регистрового ОЗУ шиной соединен с первым входом линейки сдвиговых регистров, выход которой подключен ко второму входу устройства упаковки информации, выход генератора опорной частоты соединен с первым входом коммутатора частот, второй выход которого подключен к первому входу устройства упаковки информации, ко второму входу устройства формирования сигналов управления и ко второму входу линейки сдвиговых регистров, отличающийся тем, что введены коммутатор частот, регистры хранения выходных данных, автогенератор резервной частоты, третий выход устройства формирования сигналов управления соединен с четвертым входом регистров хранения выходных данных, первый выход автогенератора резервной частоты подключен ко второму входу коммутатора частот, первый выход которого подключен к первому входу автогенератора резервной частоты и ко второму входу регистров хранения выходных данных, первый выход устройства упаковки информации соединен с первым входом регистров хранения выходных данных и является также первым выходом преобразователя кодов, второй выход устройства упаковки информации подключен к третьему входу регистров хранения выходных данных, первый выход регистров хранения выходных данных является вторым выходом преобразователя.