Устройство селекции движущихся целей

Устройство селекции движущихся целей предназначено для использования в импульсных РЛС кругового обзора, функционирующих в условиях воздействия пассивных помех. Устройство содержит n-отводный бл. задержки, (n+1) l-отводные бл. задержки, (n+1) дополнительных бл. задержки, (n+1) бл. умножения с прямым выходом, (n+m+1)-входовой сумматор, m бл. умножения с инверсным выходом, вторые m дополнительных бл. задержки, вторые m l-отводных бл. задержки, m-отводный блок задержки, блок вычисления коэффициентов корреляции (ВКК), первый и второй и третий бл. вычитания, первый и второй и третий бл. перемножения, бл. решения систем линейных алгебраических уравнений (РСЛАУ), осуществляющих адаптивное управление коэф. усиления сигналов в зависимости от параметров помех.

Полезная модель относится к области радиотехники и может быть использовано в радиолокации, а именно в импульсных РЛС кругового обзора, функционирующих в условиях воздействия пассивных помех.

Одним из основных направлений совершенствования летательных аппаратов (ЛА) специального назначения является снижение их радиолокационной заметности (программа СТЭЛС), а так же распределение диапазона скоростей и высот полета, в том числе - на малых и предельно-малых высотах: разработка малоразмерных малоскоростных низколетящих летательных аппаратов (ММН ЛА), крылатых ракет наземного, морского и воздушного базирования, беспилотных и дистанционно пилотируемых ЛА и т.д. [1]. В этих условиях задача повышения надежности обнаружения малоразмерных маловысотных ЛА в условиях воздействия пассивных помех является актуальной.

Устройство селекции движущихся целей (СДЦ), реализованное на базе череспериодного вычитания (ЧПВ) принимаемых сигналов, так называемая система СДЦ на базе ЧПВ ([1], стр.447, рис.7.18в), содержит N-отводную линию задержки (ЛЗ) и (N+1)-входовой вычитатель.

Основными недостатками данного устройства являются:

- низкая эффективность в беспомеховых условиях, обусловленная эффектом подавления полезных сигналов, попавших в зону режекции системы СДЦ;

- широкая нерегулируемая полоса режекции пассивных помех, приводящая к подавлению сигналов малоскоростных малоразмерных целей;

- большая неравномерность амплитудно-скоростной характеристики (АСХ) системы СДЦ, обусловливающая низкую среднюю вероятность обнаружения ЛА в диапазоне изменения доплеровских скоростей полета.

На практике часто применяют устройство, в котором осуществляется компенсация пассивных помех с использованием корреляционных обратных связей, так называемая система СДЦ на базе череспериодного автокомпенсатора (ЧПАК) ([2], стр.478, рис.7.46.

Устройство содержит N-отводную ЛЗ, N корреляторов, N двухвходовых сумматоров, N перемножителей и N-входовой сумматор.

Основными недостатками данного устройства являются:

- широкая полоса режекции пассивных помех, приводящая к подавлению сигналов малоскоростных малоразмерных ЛА;

- большая неравномерность амплитудно-скоростной характеристики (АСХ), обусловливающая низкую среднюю вероятность обнаружения ЛА (Р=0,57) обнаружения ЛА в диапазоне изменения их доплеровских скоростей полета (V=0...1200 м/с).

Наиболее близким аналогом заявленного устройства является устройство, в котором реализован способ селекции движущихся целей, с помощью рекурсивных фильтров СДЦ ([3], стр.48, рис.3.4), заключающийся в задерживании переотраженного от цели сигнала на 1, 2, ..., N (где N - число импульсов в пачке принимаемых сигналов) периодов повторения, усиления задержанных сигналов с определенными постоянными коэффициентами усиления и сложении усиленных сигналов, причем суммарный сигнал также задерживается на 1, 2, ..., M (где MN) периодов повторения, усиливается с постоянными соответствующими коэффициентами усиления и складывается с сигналами, задержанными на N периодов повторения.

Устройство состоит из n-отводной (ЛЗ) (где n определяется требуемым числом обрабатываемых импульсов пачки переотраженных зондирующих сигналов, m-отводной ЛЗ (mn), (n+1) умножителей с прямым выходом, m умножителей с инверсными выходами и (n+m+1)-входового сумматора, у которого первые n+1 входов являются первыми входами сумматора, а оставшиеся m входов - вторыми входами сумматора, при этом вход n-отводной ЛЗ является входом устройства и соединен через (n+1)-й умножитель с соответствующим входом сумматора, выход сумматора является выходом устройства и одновременно соединен со входом m-отводной ЛЗ, каждый из m отводов которой подключен через соответствующий умножитель к соответствующему из m вторых входов (n+m+1)-сумматора.

Устройство работает следующим образом.

Принимаемые в одних и тех же элементах дальности, но в различных (рядом расположенных) азимутальных положениях луча ДНА (n+1) сигналов поступают в цифровом виде последовательно через период повторения Т _n на m-отводную ЛЗ, время задержки t_з между отводами которой равно t_з=Т _n. Пройдя через m-отводную ЛЗ, задержанные сигналы перемножаются с помощью умножителей соответственно на постоянные весовые коэффициенты a₀, а₁, ..., а _n, предварительно записанные в соответствующие умножители. В сумматоре эти перемноженные сигналы суммируются с

сигналами, прошедшими через ЛЗ с m отводами и перемноженными в умножителях на соответствующие постоянные весовые коэффициенты b ₀, b₁, ..., b_m , предварительно записанные в соответствующие умножители. Результирующий сигнал поступает на выход устройства.

Следует отметить, что в общем случае весовые коэффициенты , и - комплексные величины. Это при реализации устройства в цифровом виде предполагает наличие двух квадратурных составляющих входного сигнала, обрабатываемых аналогично друг другу.

Принцип работы данного устройства основан на различиях межпериодных функций корреляции пространственно-распределенных пассивных помех и полезных сигналов. Значения пассивной помехи от периода к периоду повторения (зондирования) в одном и том же элементе дальности сильно коррелированны и поэтому можно определить такие значения комплексных коэффициентов и , при которых на выходе сумматора сигналы пассивных помех будут практически скомпенсированы. При этом полезные сигналы от периода к периоду по сравнению с пассивной помехой (ПП) быстро осциллируют (с доплеровской частотой F_Д ) и на выходе сумматора компенсируются в значительно меньшей степени. Расчет коэффициентов а_i и b _j осуществляется заблаговременно исходя, как правило, из обеспечения требуемого вида АСХ [4].

Основные недостатки описанного устройства обусловлены неперестраиваемостью весовых коэффициентов и и состоят в следующем:

- подавление в отсутствии ПП полезных сигналов, попавших в зону режекции фильтра;

- широкая полоса режекции, обусловливающая низкую вероятность обнаружения малоскоростных малоразмерных ЛА;

- большая изрезанность АСХ, обуславливающая низкую среднюю вероятность обнаружения ЛА (Р_ср=0,3055) в диапазоне изменения доплеровских скоростей полета (V=0÷1200 м/с).

Технической задачей данной полезной модели является уменьшение полосы режекции системы СДЦ и снижение изрезанности ее АСХ.

Поставленная техническая задача достигается тем, что в устройство селекции движущихся целей, состоящее из n-отводного блока задержки, где n определяется требуемым числом обрабатываемых импульсов пачки переотраженных сигналов, m-

отводного блока задержки (mn), n+1 блоков умножения с прямым выходом, m блоков умножения с инверсным выходом и многовходового сумматора с числом входов (m+n+1), у которого первые (n+1) входов являются первыми входами многовходового сумматора, а остальные m входов - вторыми входами многовходового сумматора, при этом вход n-отводного блока задержки является входом устройства, выход многовходового сумматора является выходом устройства и соединен с входом m-отводного блока задержки, выходы (n+1) блоков умножения с прямым выходом подключены к соответствующим первым входам многовходового сумматора, а выходы m блоков умножения с инверсным выходом подключены к соответствующим вторым входам многовходового сумматора, согласно заявляемой полезной модели, введены первые (n+1) l-отводных блоков задержки и первые (n+1) дополнительных блоков задержки, m вторых l-отводных блока задержки и m вторых дополнительных блока задержки, блок вычисления коэффициентов корреляции (ВКК), три блока перемножения, три блока вычитания и блок решения системы линейных алгебраических уравнений (РСЛАУ), причем вход устройства соединен последовательно через (n+1)-й l-отводный блок задержки и (n+1)-й дополнительный блок задержки с первым входом (n+1)-го блока умножения с прямым выходом, а каждый из n отводов n-отводного блока задержки подключен последовательно через соответствующие первые l-отводные блоки задержки и дополнительные блоки задержки к первому входу соответствующего блока умножения с прямым выходом, каждый из n отводов m-отводного блока задержки подключен через последовательно соединенные соответствующие вторые l-отводные блоки задержки и дополнительные блоки задержки к первому входу соответствующего блока умножения с инверсным выходом, l отводов первых (n+1) l-отводных блоков задержки подключены к соответствующим первым входам блока ВКК, отводы вторых m l-отводных блоков задержки соединены с соответствующими вторыми входами блока ВКК, выход которого (шина данных) подключен к первым входам блоков вычитания, первым и вторым входам первого и второго блоков перемножения, первым входам третьего блока перемножения, выходы первого и второго блока перемножения соединены соответственно со вторыми входами первого и второго блоков вычитания, выходы первого и второго блоков вычитания подключены соответственно к первому и вторым входам блока РСЛАУ, первые (n+1) выходы которого соединены со вторыми входами соответствующих (n+1) блоков умножения с прямым выходом и одновременно - с соответствующими вторыми входами третьего блока перемножения, выходы которого

подключены ко вторым входам третьего блока вычитания, вторые m выходов которого соединены со вторыми входами соответствующих m блоков умножения с инверсным выходом, при этом, вторые входы n отводного блока задержки, m отводного блока задержки, первых (n+1) l-отводных блоков задержки, первого (n+1) дополнительных блоков задержки, вторых m l-отводных блоков задержки, вторых m дополнительных блоков задержки, а также на третьи и на четвертые входы первого, второго и третьего блоков перемножения, третьи входы блока РСЛАУ, блоков вычитания, блоков умножения являются входами синхроимпульсов.

Благодаря введению в известное устройство (n+m+1) l-отводных и дополнительных блоков задержки, блока ВКК, трех блоков перемножения, трех блоков вычитания, блока РСЛАУ, реализуется рекурсивный способ СДЦ адаптивного управления коэффициентами усиления сигналов и в зависимости от параметров помех, что позволяет в 5-6 раз уменьшить полосу режекции системы СДЦ. (см. фиг.2, кривая 1 - АСХ, рассчитанная для предлагаемого устройства; кривая 2 - АСХ, рассчитанная для прототипа при прочих равных условиях) и значительно уменьшить изрезанность АСХ, обеспечив повышение средней вероятности обнаружения целей в пассивных помехах с 0,305 (у прототипа) до 0,887 (в предлагаемом решении) при равных прочих условиях.

Изобретение поясняется чертежами. На фиг.1 приведена структурная электрическая схема устройства; на фиг.2 - приведены АСХ предлагаемого адаптивного цифрового рекурсивного фильтра СДЦ (1-я кривая) и системы СДЦ на базе ЧПАК, т.е. 2-го аналога (2-я кривая) при равных прочих условиях; на фиг.3 приведены АСХ предлагаемого адаптивного цифрового рекурсивного фильтра СДЦ, (1-я кривая) и неадаптивного цифрового рекурсивного фильтра СДЦ, т.е. прототипа (2-я кривая).

На фиг.4 обозначено:

1 - n-отводный блок задержки;

2 - первые (n+1) l-отводные блоки задержки;

3 - первые (n+1) дополнительные блоки задержки;

4 - (n+1) блока умножения с прямым выходом;

5 - (n+m+1)-входовой сумматор;

6 - m блоков умножения с инверсным выходом;

7 - вторые m дополнительных блока задержки;

8 - вторые m l-отводных блоков задержки;

9 - m-отводный блок задержки;

10 - блок вычисления коэффициентов корреляции (ВКК);

11 - первый блок вычитания;

12 - первый блок перемножения;

13 - блок решения систем линейных алгебраических уравнений (РСЛАУ);

14 - второй блок вычитания;

15 - второй блок перемножения;

16 - третий блок вычитания;

17 - третий блок перемножения.

Предлагаемое устройство состоит из блоков, являющихся типовыми блоками вычислительной техники, которые широко используются при построении специализированных процессоров. Эти блоки могут быть реализованы на серийно выпускаемых отечественной промышленностью цифровых интегральных микросхемах (ИМС), например ИМС с ТТЛ-логикой (ИМС серии К155, К555, К531, К1531, К1533 и т.д.). Необходимость аппаратурной реализации предлагаемого устройства на элементах дискретной логики обусловлена требованием функционирования устройства в реальном масштабе времени.

При рассмотрении примера конкретной технической реализации устройства учитывалось наличие двух квадратурных составляющих цифрового сигнала, что приводит к необходимости наличия двойного (а при реализации операции перемножения комплексных матриц - учетверенного) комплекта аппаратуры, практически ничем не отличающейся друг от друга.

При этом следует отметить, что источники питания микросхем, входы питания микросхем, а также ряд элементов схем, не составляющих предмета и сущности изобретения, (например, наличие инверсного входа или выхода ИМС и др.) на фиг.1 и при рассмотрении примера конкретной реализации не указываются.

Блок задержки 1 представляет собой две идентичных цифровых n-отводных ЛЗ, предназначенных для задержки цифровых сигналов соответствующих квадратур. Каждая из ЛЗ, входящих в блок задержки 1, может быть выполнена в виде последовательного соединения nN сдвиговых регистров (где N - число элементов разрешения по дальности в интервале однозначного изменения дальности), например четырехразрядного сдвигового регистра К155ИР1 ([7], стр.106, рис.1.76). Данный регистр позволяет обрабатывать цифровые слова, как в последовательном, так и в параллельном четырехразрядном коде.

Пусть в рассматриваемом примере технической реализации устройства цифровые слова циркулируют в устройстве в параллельном 4-х разрядном коде. В этом случае информационными входами регистра К155ИР1 являются входы D0...D3, а соответствующими выходами - Q0...Q3, тактовым (синхронизирующим) входом является вход . При этом входы первого сдвигового регистра являются входами блока задержки, а выходы каждого j-го сдвигового регистра (где j=iN, ) служат одновременно i-м отводом блока задержки. Перенос информации из регистра в регистр каждой ЛЗ осуществляется по сигналам синхронизации, поступающих по общей для линий задержки шине синхронизации с частотой (где _u - длительность интервала разрешения по дальности).

Блок задержки 9 выполняется аналогично блоку задержки 1 с той разницей, что число отводов m в блоке 9 определяется условием mn.

Блоки задержки 2 и 8 выполняются аналогично блоку задержек 1 с той разницей, что отводами блоков служат выходы каждого сдвигового регистра К155ИР1, последовательно соединенных в линию задержки. Число отводов l в каждой ЛЗ определяется потребным для расчета коэффициентов корреляции R_ij числом элементов дальности (l=15...20).

Блоки задержки 2 и 8 выполняются аналогично блоку задержек 1. При этом число регистров, содержащихся в каждом из блоков задержек 3 и 7, определяется временем, потребным для расчета весовых коэффициентов и . Отводы в блоках задержки 3 и 7 отсутствуют.

Блоки умножения 4 являются типовыми устройствами вычислительной техники и предназначены для получения как действительной, так и мнимой части произведения двух комплексных чисел и : . Блоки 4 могут быть выполнены на микросхемах К155ИПЗ, представляющих собой четырехразрядное, скоростное арифметико-логическое устройство (АЛУ) ([6], стр.181, рис.1.30). В соответствии с приведенным выше выражением для произведения 2-х комплексных чисел типовой блок умножения представляет собой две идентичных схемы, каждая из которых состоит из двух перемножителей, входы которых являются входами блока умножения, их выходы объединены на сумматоре (вычитателе), выходы которого и являются выходами блока умножения. Для хранения и "сброса" информации в строго определенные моменты времени ко вторым входам блока перемножителей 4

подключены буферные элементы, выходы которых и являются вторыми входами блока умножения 4 (например, на базе ИМС К531АП4 ([7], стр.32, рис.1.16б). При поступлении информации по вторым входам блока умножения 4 эта информация запоминается в буферах и "сбрасывается" в блок лишь при поступлении сигнала синхронизации на вход разрешения "буфера" (вход ). Для установки АЛУ в режим умножения, сложения, вычитания и т.д. на входы S0-S3 ИМС К155ИПЗ необходимо подать соответствующую комбинацию высоких и низких потенциалов (питание) ([7], стр.183, табл.1.105, стр.184, табл.1.106). Блоки умножения 6 отличаются от блоков умножения 4 инверсным выходом и могут быть также реализованы на АЛУ серии К155ИПЗ.

Блок (n+m+1)-входового сумматора 5 представляет собой два идентичных (n+m+1)-входовых цифровых сумматора, каждый из которых предназначен для суммирования соответственно мнимой и действительной частей комплексных чисел.

Многовходовой сумматор может быть реализован с помощью многокорпусного АЛУ на базе К155ИПЗ ([7], стр.183). При этом для увеличения скорости вычислений рекомендуется между приборами К155ИПЗ включить микросхему ускоренного переноса К155ИП4 ([7], стр.182, рис.1.132).

Блок вычисления коэффициентов корреляции (ВКК) 10 является типовым блоком вычислительной техники и предназначен для вычисления коэффициентов корреляции R_ij между сигналами отводов блоков задержки 1 и 9 в соответствии с формулой

где <> - операция усреднения по элементам дальности.

Блок ВВК 10 может быть собран на ИМС 155 серии. Согласно выражению для коэффициента корреляции R_ij блок 10 включает в себя 2 идентичных блока, каждый их которых предназначен для вычисления действительной и мнимой части коэффициентов корреляции. В свою очередь каждый из блоков состоит из (n+m+1)(n+m+1) идентичных ячеек вычисления коэффициента корреляции для любой пары отводов блоков задержки 1 и 9. В состав этой ячейки входят l умножителей типа блока умножения 4 (где l - число отводов в блоках задержки 2, 8), выходы которых объединены на l-входовом сумматоре типа блока суммирования 5. В обозначениях

формул (2)-(7) (см. ниже) структуру блока можно представить в виде матрицы, состоящей из подматриц однотипных описанных выше вычислительных ячеек.

	m	n
m	Ryy
n	R xy	Rxx
			r0

Так в соответствии с выражением (3) в подматрицу R_yy конструктивно входят m×m ячеек, вычисляющих коэффициенты корреляции между парами отводов блока задержки 9, подматрица R_xx конструктивно объединяет все n×n ячейки для вычисления коэффициентов корреляции между парами отводов блока задержки 1, и т.д. Для "развязки" блока ВКК 10 по входной шине данных на каждом входе блока ВВК устанавливается буферный элемент ("буфер") (например, на базе ИМС К531АП4 ([6], стр.32, рис.1.16б)). С помощью "буферов" при подаче синхроимпульса на их входы разрешения (вход ) происходит подключение входов блока ВКК 10 к шине данных. При этом входы буферов являются входами блока Вкк 10, а выходы сумматоров - выходами блока ВКК 10.

Блоки перемножения 12, 15, 17 являются типовыми блоками вычислительной техники и могут, например, быть выполнены по типу "Устройства для операций над матрицами", описанном в а.с. СССР №1345211 (МКИ⁴ G06F ¹⁵/ ₃₄₇) / При этом следует отметить, что для последовательного ввода перемножаемых матриц в данное устройство к его информационным входам (их количество определяется числом элементов в перемножаемых матрицах) необходимо подключить коммутатор, имеющий 2 группы входов, являющихся в этом случае соответствующими входами блока перемножения матриц. Базовым элементом для реализации такого коммутатора может служить, например, ИМС К155КП11, представляющая собой сборку двухвходовых мультиплексоров.

Запись элементов перемножаемых матриц в блок перемножения производится синхроимпульсами, поступающими одновременно на синхронизирующий вход устройства для операций над матрицами (а.с. №1345211) и на вход S ИМС К555КП11 (коммутатора). Управление работой блока перемножения матриц осуществляется тактовыми импульсами, поступающими на тактовый вход блока от синхронизатора.

Следует отметить, что реализация перемножения комплексных матриц потребует увеличения объема аппаратуры. При этом в состав блоков перемножения матриц 12, 15, 17 для реализации формулы перемножения 2-х комплексных матриц

(где А' и В' - действительные части матриц А и В, А" и В" - мнимые части матриц А и В) будут входить 2 идентичных схемы, для вычисления соответственно действительной и мнимой частей результирующей матрицы. Каждая из этих схем включает в себя два перемножителя матриц по а.с. №1345211, входы которых являются входами блока перемножения, а их выходы объединены на сумматоре (вычитателе), выполненном по типу блока суммирования 5. Выход сумматора в этом случае будет служить выходом блока перемножения.

Блок решения системы линейных алгебраических уравнений (РСЛАУ) 13 является типовым устройством вычислительной техники и может быть выполнен по схеме, описанной в а.с. СССР №1324035 (МКИ⁴ G06F ¹⁵/₃₂). При этом первая группа его информационных входов предназначена для ввода матрицы коэффициентов системы уравнений, вторая группа информационных входов предназначена для ввода матрицы свободных членов (первой части уравнения). Управление работой блока осуществляется синхроимпульсом, поступающим на синхронизирующий вход блока.

Блоки вычитания 11, 14, 16 могут быть выполнены аналогично блоку суммирования 5 на ИМС К155ИПЗ и К155ИП4 и в случае комплексных матриц включают в свой состав 2 идентичных схемы соответственно для суммирования (вычитания) действительных или мнимых частей матриц.

Принцип работы предлагаемого устройства (так же как и прототипа) основан на различиях в межпериодных корреляционных функциях пассивных помех и полезных сигналов. Однако в отличие от прототипа в заявленном способе и устройстве комплексные коэффициенты усиления и адаптивно перестраиваются в зависимости параметров обрабатываемых сигналов и помех. Адаптивное управление коэффициентами a _i и b_j реализуется в предлагаемом устройстве с помощью дополнительного введения новых блоков и связей, образующих цепь адаптации. Структура этой цепи может быть получена строго математически. Ниже приведены основные положения синтеза цепи адаптации для критерия минимума мощности помех на выходе устройства.

При синтезе использовались результаты теоретических и экспериментальных исследований радиолокационных сигналов, отраженных от блока дипольных помех и от летательных аппаратов [5]. В соответствии с этим сигналы пассивных помех и полезных сигналов описываются гауссовскими случайными процессами с нулевым средним и полностью характеризующимися своими корреляционными функциями. При этом корреляционные функции сигналов, отраженных от ЛА и пассивных помех заметно отличаются. Так корреляционная функция сигналов от ЛА представляет собой бысторофлюктуирующую функцию с допплеровской частотой (где V_r - радиальная скорость цели, - длина волны). В то же время, корреляционная функция пассивных помех отличается значительно большей стабильностью и в общем случае осциллирует с частотой (где V_в - скорость ветра).

Как следует из [5] корреляционные свойства сигналов от распределенных в пространстве пассивных помех в соседних элементах дистанции практически не изменяются. Поэтому корреляционная функция помех может быть оценена по значениям помехового сигнала из соседних элементов разрешения по дальности.

Пусть оценку корреляционной функции помех будем осуществлять для каждого дискретного момента времени (элемента разрешения по дальности) для всех сигналов, используемых в данный момент (такт) времени работы фильтра. Комплексные амплитуды этих сигналов в i-й момент (такт) на входах сумматора 5 (фиг.4) обозначим соответственно:

Комплексные коэффициенты усиления фильтра для этого момента (такта) времени обозначим соответственно:

а выходной сигнал, соответствующий этим коэффициентам и входным сигналам - y₀(i). Тогда для устройства фиг.4 в соответствии с его структурной схемой можно записать:

Обозначим корреляционные матрицы, вычисленные в i-й момент (такт) работы для сигналов , , x₀ следующим образом:

- матрица n×n коэффициентов корреляции элементов вектора , (2)

- матрица m×m коэффициентов корреляции элементов вектора , (3)

- матрица n×m коэффициентов корреляции элементов вектора и , (4)

- вектор коэффициентов корреляции элементов вектора и величины x₀, (5)

- вектор коэффициентов корреляции элементов вектора и величины x₀, (6)

где: * - операция комплексного сопряжения и транспортирования;

- операция усреднения по соседним элементам дистанции.

Весовые коэффициенты фильтра вычислим из соображений минимизации средней мощности помехи на выходе фильтра, то есть

где:

Можно показать, что такой критерий оптимизации является близким к оптимальному с точки зрения обобщенного отношения правдоподобия [5].

Считая коэффициенты фильтра неизменными за время усреднения по дальности выражение в скобках представим через введенные корреляционные матрицы и дифференцируя это выражение по и найдем условие равенства нулю производной в виде системы линейных уравнений:

Умножая (10) на и вычитая полученное выражение (9) найдем уравнение для вектора :

решив которое относительно можно найти вектор из выражения (10):

Поскольку синтезированный таким образом фильтр декоррелирует отсчеты помехи в каждом элементе дальности, то матрица R _yy оказывается диагональной и ее обращение является тривиальной задачей. Мощность помехи на выходе фильтра равна

Поэтому если сигнал на выходе фильтра перед подачей на рекурсивную ветвь умножить на действительный коэффициент

то матрица (и R_yy) будет единичной и ее можно исключить из соотношений (11) и (12). После этого соотношения (11) и (12) могут быть использованы для синтеза устройства

Выражения (15) и (16) определяют структуру построения цепи адаптивного вычисления коэффициентов усиления , .

При этом значения коэффициентов представляют собой решения системы линейных алгебраических уравнений (15).

Устройство работает следующим образом.

Принимаемые сигналы в виде двух оцифрованных квадратурных составляющих х' и х" комплексного сигнала поступают со входа устройства фиг.4 на n-отводную блок ЛЗ 1, соседние отводы которой отстоят друг от друга на время задержки t_з=Т_n. В состав n-отводной линии задержки 1 сигналы квадратур, соответствующие одним и тем же элементам дальности, но принятые в разных периодах зондирования поступают на l-отводные блоки задержки 2 (фиг.1), каждый из которых также состоит из двух идентичных l-отводных ЛЗ, предназначенных для задержки соответствующих квадратурных составляющих сигнала. Отводы в блоках задержки 2 отстоят друг от друга на время t_з=_и (где _и - длительность одного элемента разрешения по дальности). С l отводов блоков задержки 2 сигналы квадратур поступают на первые входы блока вычисления коэффициентов корреляции (ВКК) 10. На вторые входы блоков ВКК 10 поступают сигналы с на l-отводных блоков задержки 8, аналогичных по назначению и построению с блоками 2. Блок ВКК 10 представляет собой две идентичных по построению и принципу работы схемы вычисления коэффициентов корреляции, предназначенных для вычисления соответственно действительной и мнимой части коэффициентов корреляции матриц (2)-(7) в соответствии с формулой . Конструкция блока ВКК 10 позволяет благодаря управляемым с помощью синхроимпульсов (СИ) входам "списывать" ("снимать") информацию с l-отводов ЛЗ 2 и 8 в строго определенные моменты времени. По сигналам СИ, поступающим на синхронизирующий вход блока ВКК 10 с интервалом времени t=l×t_и, производится "съем" информации с l-отводов ЛЗ 2 и 8 г.4). Это позволяет осуществлять съем информации с отводов ЛЗ блоков 2 и 8 лишь тогда, когда полностью обновится информация на всех l-отводах ЛЗ 2 и 8. Тем самым блок ВКК 10 осуществляет расчет комплексных межпериодных коэффициентов корреляции , для участков дальности в l дискрет. При этом следует отметить, что число отводов l должно быть таким, чтобы обеспечивалась, с одной стороны, необходимая точность оценки корреляционных функций пассивной помехи (для этого, чем больше значение l - тем лучше), а с другой стороны, необходимо, чтобы обеспечивалось условие однородности пассивных помех по дальности (для выполнения этого условия l не должно быть слишком большим). Экспериментальные данные, опыт эксплуатации аналогичных устройств СДЦ, а также результаты моделирования авторами процесса функционирования предлагаемого устройства, свидетельствуют, что приемлемые для практики результаты обеспечивают выбор значения l=15...20. Выходы ячеек блока ВКК 10 представляют собой выходную шину данных, из которой рассчитанные в блоке ВКК 10 значения коэффициентов корреляции матрицы (соответственно для мнимой и действительной ее части) подаются одновременно на соответствующие первые входы первого блока перемножения 12, на первые и вторые входы второго блока перемножения 15, первые входы третьего блока перемножения 17. Значения коэффициентов корреляции, образующие вектор , из выходной шины данных блока ВКК 10 подаются на первые входы первого блока вычитания 11, а значения коэффициентов корреляции, образующих вектор - на вторые входы первого блока перемножения 12 и на первые входы третьего блока вычитания 16. На первые входы второго блока вычитания 14 из шины данных подаются значения коэффициентов корреляции, образующие матрицу . В блоке перемножения 12 с приходом тактовых и синхронизирующих импульсов производится вычисление произведения комплексных матриц и , а в блоке 15 - комплексных матриц и . Результаты вычислений блоков 12 и 15 затем подаются соответственно на вторые входы первого и второго блоков вычитания 11 и 14. По сигналу СИ на выходах первого и второго блоков вычитания 11 и 14 формируются в соответствии с выражением (15) для действительной и мнимой частей значения соответственно: и . Результаты вычислений (отдельно для мнимой и действительной частей) подаются соответственно на первые и вторые входы блока решения системы линейных алгебраических уравнений 13, состоящего из двух идентичных схем (соответственно для действий над мнимой и действительной частями входных значений). В результате функционирования блока РСЛАУ 13 на его выходах формируются значения комплексного вектора весовых коэффициентов , соответственно для его действительной и мнимой частей, которые подаются на вторые входы блока умножения 4, где записываются в буферные регистры. Одновременно значения коэффициентов подаются на вторые входы третьего блока перемножения 17. На выходах третьего блока перемножения 17 с приходом СИ формируются значения, соответствующие выражению , которые поступают на вторые входы третьего блока вычитания 16. По сигналу СИ на выходе блока вычитания 16 формируются значения комплексного вектора выходных коэффициентов усиления соответственно для его действительных и мнимых частей в соответствии с выражением (16). Рассчитанные значения комплексных коэффициентов , подаются на вторые входы блоков умножения 6, где они заносятся в буферные регистры. На первые входы блоков умножения 4 и 6 поступают задержанные в блоках задержки 3 и 7 на время t _з соответственно принятые сигналы и сигналы рекурсивной цепи . Время задержки t_з определяется временем вычисления коэффициентов и , и не должно превышать максимального времени задержки блоков задержки 2 и 8. По сигналам СИ, поступающим на синхровходы блоков умножения 4 и 6, происходит перемножение занесенных в буферные регистры значений соответствующих коэффициентов и на значения отсчетов и , принадлежащих анализируемому участку дальности, включающему l элементов разрешения. С первых выходов блоков умножения 4 и с инверсных выходов блоков умножения 6 результирующие сигналы (действительная и мнимая их части) поступают соответственно на первые и вторые входы сумматора 5, состоящего из двух идентичных многовходовых сумматоров (соответственно для действительной и мнимой частей сигналов). В сумматоре 5 происходит суммирование сигналов, в результате которого пассивные помехи компенсируются, а полезные сигналы поступают в виде двух оцифрованных квадратур на выход устройства. При переходе к следующему участку дальности процесс функционирования предлагаемого фильтра СДЦ повторяется.

Таким образом, с помощью предлагаемого устройства СДЦ реализуется "бегущее по азимуту и дальности окно". Это "окно" по дальности состоит из l соседних элементов дальности, а по азимуту занимает угловой сектор, соответствующий N периодам повторения зондирующего сигнала (как правило, соответствует размеру пачки отраженных сигналов, ширине диаграммы направленности основного луча антенны и т.д.). С началом нового периода зондирования это азимутально-дальностное "окно" начинает дискретно через l элементов дальности "перемещаться" по развертке от ее начала к ее концу. При окончании периода зондирования окно "возвращается" к началу новой развертки, "сдвинувшись" по азимуту при этом на угловое положение, соответствующее одному периоду зондирования. С началом периода зондирования "окно" снова начинает свое дискретное "движение" к концу развертки и т.д. При этом в каждом положении азимутально-дальностного "окна" адаптивно (в зависимости от параметров помех) вычисляются оптимальные для подавления пассивных помех в данном окне комплексные весовые коэффициенты a_i и b_j . Умножение (усиление) отсчетов сигналов, принятых в этом "окне" обеспечивает максимальное подавление в "окне" помехи и минимальное ослабление полезных сигналов. Физически этот процесс соответствует оптимизации параметров полосы режекции предлагаемого фильтра СДЦ (его глубины, ширины, местоположения на оси частот) в соответствии с параметрами помехи, обеспечивая максимальное ее подавление и минимальное ослабление сигналов от малоразмерных и малоскоростных целей. В том же случае, когда сигналы пассивных помех отсутствуют, устройство работает по собственным шумам, не подавляя при этом сигналы от движущихся объектов, что выгодно отличает его от большинства известных способов и устройств СДЦ. Математическое и физическое моделирование процесса функционирования предлагаемого устройства, реализующего предлагаемый адаптивный рекурсивный способ СДЦ, и прототипа, проведенное авторами, показало что при равных прочих условиях полоса режекции предлагаемого фильтра уменьшается по сравнению с прототипом в 5-6 раз (фиг.2, кривая 2 - для прототипа, кривая 1 - для предлагаемого фильтра), значительно уменьшается изрезанность амплитудно-скоростной характеристики предлагаемого устройства, характеризуемая средней вероятностью обнаружения движущихся целей в диапазоне изменения допплеровских скоростей полета. Так при равных прочих условиях применение в РЛС предлагаемого способа СДЦ и устройства для его реализации вместо прототипа обеспечивает повышение средней вероятности обнаружения целей в пассивных помехах с 0,305 (у прототипа) до 0,88 (предлагаемые способ и устройство реализации).

Источники информации:

1. Справочник офицера противовоздушной обороны / Г.В.Зимин, С.К.Бурмистров, Б.М.Букин и др. - 2-е изд., перераб. И доп. - М.: Воениздат, 1987 г.

2. Теоретические основы радиолокации / Под ред. Ширмана Я.Д., М.: - Сов. радио, 1970 г.

3. Введение в цифровую фильтрацию / Под ред. Р.Богнера и А.Константинидиса. Перев. с англ. под ред. Л.И.Филиппова. - М,: Мир, 1976 г.

4. Сколник М. Справочник по радиолокации. Том 1. Пер. с англ. (в 4-х томах), М.: Сов. Радио, 1976 г.

5. Распространение ультракоротких радиоволн / Перев. с англ. Под ред. Шиллерова Е.А., М: Сов. радио, 1954 г.

6. Проскурин В.И. Оптимальные алгоритмы селекции движущихся целей. Вопросы спец. радиоэлектроники. Серия РЛТ, вып. №27, 1988 г.

7. Шило В.Л. Популярные цифровые микросхемы: Справочник. - 2^е изд., исправленное. - М.: - Сов. радио, 1989 г.

Устройство селекции движущихся целей, состоящее из n-отводного блока задержки, где n определяется требуемым числом обрабатываемых импульсов пачки переотраженных сигналов, m-отводного блока задержки (m<n), n+1 блоков умножения с прямым выходом, m блоков умножения с инверсным выходом и многовходового сумматора с числом входов (w+w+1), у которого первые (n+1) входов являются первыми входами многовходового сумматора, а остальные m входов - вторыми входами многовходового сумматора, при этом вход n-отводного блока задержки является входом устройства, выход многовходового сумматора является выходом устройства и соединен с входом m-отводного блока задержки, выходы (n+1) блоков умножения с прямым выходом подключены к соответствующим первым входам многовходового сумматора, а выходы m блоков умножения с инверсным выходом подключены к соответствующим вторым входам многовходового сумматора, отличающееся тем, что в него введены первые (n+1) l-отводных блоков задержки и первые (n+1) дополнительных блоков задержки, m вторых l-отводных блока задержки и m вторых дополнительных блока задержки, блок вычисления коэффициентов корреляции (ВКК), три блока перемножения, три блока вычитания и блок решения системы линейных алгебраических уравнений (РСЛАУ), причем вход устройства соединен последовательно через (n+1)-й l-отводный блок задержки и (n+1)-й дополнительный блок задержки с первым входом (n+1)-го блока умножения с прямым выходом, а каждый из n отводов n-отводного блока задержки подключен последовательно через соответствующие первые l-отводные блоки задержки и дополнительные блоки задержки к первому входу соответствующего блока умножения с прямым выходом, каждый из m отводов m-отводного блока задержки подключен через последовательно соединенные соответствующие вторые l-отводные блоки задержки и дополнительные блоки задержки к первому входу соответствующего блока умножения с инверсным выходом, l отводов первых (n+1) l-отводных блоков задержки подключены к соответствующим первым входам блока ВКК, отводы вторых m l-отводных блоков задержки соединены с соответствующими вторыми входами блока ВКК, выход которого (шина данных) подключен к первым входам блоков вычитания, первым и вторым входам первого и второго блоков перемножения, первым входам третьего блока перемножения, выходы первого и второго блока перемножения соединены соответственно со вторыми входами первого и второго блоков вычитания, выходы первого и второго блоков вычитания подключены соответственно к первому и вторым входам блока РСЛАУ, первые (n+1) выходы которого соединены со вторыми входами соответствующих (n+1) блоков умножения с прямым выходом и одновременно с соответствующими вторыми входами третьего блока перемножения, выходы которого подключены ко вторым входам третьего блока вычитания, вторые m выходов которого соединены со вторыми входами соответствующих m блоков умножения с инверсным выходом, при этом вторые входы n отводного блока задержки, m отводного блока задержки, первых (n+1) l-отводных блоков задержки, первого (n+1) дополнительных блоков задержки, вторых m l-отводных блоков задержки, вторых m дополнительных блоков задержки, а также на третьи и на четвертые входы первого, второго и третьего блоков перемножения, третьи входы блока РСЛАУ, блоков вычитания, блоков умножения являются входами синхроимпульсов.