Вычислитель скорости движущихся объектов

 

Устройство относится к вычислительной технике и предназначено для вычисления на основе корреляционного принципа скорости движущихся объектов; может использоваться в автоматизированных системах управления воздушным движением для обнаружения и измерения скорости летательных аппаратов. Вычислитель скорости движущихся объектов содержит блок задержки, блок комплексного сопряжения, блок комплексного умножения, блок усреднения, блок вычисления фазы, умножитель, ключ, блок вычисления модуля, первый блок памяти, блок управления, пороговый блок, второй блок памяти, синхрогенератор, первый и второй двухканальные ключи, дополнительный блок усреднения, дополнительный блок задержки, дополнительный блок вычисления модуля, дополнительный блок комплексного сопряжения, дополнительный блок комплексного умножения и сумматор. Достигаемый технический результат - повышение точности измерения скорости за счет меньшего числа функциональных преобразований и расширение диапазон однозначно измеряемых доплеровских скоростей. 10 ил.

Устройство относится к вычислительной технике и предназначено для вычисления на основе корреляционного принципа скорости движущихся объектов; может использоваться в автоматизированных системах управления воздушным движением для обнаружения и измерения скорости летательных аппаратов.

Известен многоканальный неследящий фильтровой измеритель [1], каждый канал которого содержит последовательно соединенные согласованный фильтр и детектор, выходы каналов объединены решающим устройством. Однако данное устройство обладает невысокой точностью измерения.

Известно также устройство обработки сигнала движущейся цели [2], содержащее последовательно включенные блоки задержки, умножитель комплексных чисел и вычитатель. Однако это устройство обладает низкой точностью и неоднозначностью измерения.

Наиболее близким к заявляемому устройству является обнаружитель-измеритель доплеровских сигналов [3], выбранный в качестве прототипа, содержащий блок задержки, блок комплексного сопряжения, блок комплексного умножения, блок усреднения, блок вычисления фазы, умножитель, ключ, блок вычисления модуля, первый блок памяти, блок управления, пороговый блок, второй блок памяти и синхрогенератор. Однако данное устройство обладает неоднозначностью и невысокой точностью измерения за счет наличия большого числа функциональных преобразований.

Задачей, решаемой в заявляемом устройстве, является расширение диапазона однозначно измеряемых радиальных скоростей и повышение точности измерения за счет меньшего числа функциональных преобразований.

Для решения поставленной задачи в вычислитель скорости движущихся объектов, содержащий блок задержки, блок комплексного сопряжения, блок комплексного умножения, блок усреднения, блок вычисления фазы, умножитель, ключ, первый блок памяти, блок вычисления модуля, блок управления, пороговый блок, второй блок памяти и синхрогенератор, введены первый и второй двухканальные ключи, дополнительный блок усреднения, дополнительный блок задержки, дополнительный блок вычисления модуля, дополнительный блок комплексного сопряжения, дополнительный блок комплексного умножения и сумматор.

Дополнительные блоки, введенные в предлагаемое устройство, являются известными. Так, соединенные вместе блок задержки, блок комплексного сопряжения и блок комплексного умножения позволяют выделить доплеровский набег фазы за интервал между соседними импульсами. Однако неизвестно совместное применение блока задержки, блока комплексного сопряжения, блока комплексного умножения, первого и второго двухканальных ключей, блока управления, дополнительного блока задержки, дополнительного блока комплексного сопряжения, дополнительного блока комплексного умножения, дополнительного вычислителя модуля и сумматора. Новыми являются связи первого и второго двухканальных ключей с блоком комплексного умножения и блоком управления, блока усреднения с первым двухканальным ключом и дополнительным блоком задержки, дополнительного блока усреднения со вторым двухканальным ключом и дополнительным блоком комплексного сопряжения, дополнительного блока комплексного умножения с дополнительным блоком задержки и дополнительным блоком комплексного сопряжения, дополнительного блока комплексного умножения с блоком вычисления фазы и сумматора с блоком вычисления модуля, дополнительным блоком вычисления модуля и пороговым блоком. Связи между синхрогенератором и всеми блоками вычислителя скорости движущихся объектов обеспечивают согласованное выполнение всех вычислений.

Техническим результатом, обеспечиваемым приведенной совокупностью признаков, является расширение диапазона однозначно измеряемых радиальных скоростей и повышение точности измерения.

Заявляемое решение носит технический характер, осуществимо, воспроизводимо и, следовательно, является промышленно применимым.

На фиг. 1 представлена структурная электрическая схема вычислителя скорости движущихся объектов; на фиг. 2 - блока задержки; на фиг. 3 - блока комплексного сопряжения; на фиг. 4 - блока комплексного умножения; на фиг. 5 - блока усреднения; на фиг. 6 - блока вычисления фазы; на фиг. 7 - блока присвоения знака; на фиг. 8 - блока вычисления модуля, на фиг 9 - двухканального ключа; на фиг. 10 - блока управления.

Вычислитель скорости движущихся объектов (фиг. 1) содержит блок 1 задержки, блок 2 комплексного сопряжения, блок 3 комплексного умножения, блок 4 усреднения, блок 5 вычисления фазы, умножитель 6, ключ 7, блок 8 вычисления модуля, первый блок 9 памяти, блок 10 управления, пороговый блок 11, второй блок 12 памяти, синхрогенератор 13, первый двухканальный ключ 14, второй двухканальный ключ 15, дополнительный блок 16 усреднения, дополнительный блок 17 задержки, дополнительный блок 18 вычисления модуля, дополнительный блок 19 комплексного сопряжения, дополнительный блок 20 комплексного умножения и сумматор 21, при этом выходы блока 1 задержки соединены с входами блока 2 комплексного сопряжения, выходы которого соединены с первыми входами блока 3 комплексного умножения, вторые входы которого объединены с входами блока 1 задержки, выход первого блока 9 памяти соединен с первым входом умножителя 6, выход которого соединен с входом ключа 7, выход порогового блока 11 соединен с управляющим входом ключа 7, первый вход порогового блока 11 соединен с выходом второго блока 12 памяти, выходы блока 3 комплексного умножения соединены с объединенными входами первого 14 и второго 15 двухканальных ключей, управляющие входы которых соединены соответственно с первым и вторым выходами блока 10 управления, выходы первого двухканального ключа 14 соединены с входами блока 4 усреднения, выходы которого соединены с входами дополнительного блока 17 задержки, выходы второго двухканального ключа 15 соединены с входами дополнительного блока 16 усреднения, выходы которого соединены с объединенными входами дополнительного блока 18 вычисления модуля и дополнительного блока 19 комплексного сопряжения, выходы дополнительного блока 17 задержки соединены с объединенными входами блока 8 вычисления модуля и первыми входами дополнительного блока 20 комплексного умножения, вторые входы которого соединены с выходами дополнительного блока 19 комплексного сопряжения, выходы блока 8 вычисления модуля и дополнительного блока 18 вычисления модуля соединены соответственно с первым и вторым входами сумматора 21, выход которого соединен со вторым входом порогового блока 11, выходы дополнительного блока 20 комплексного умножения соединены с входами блока 5 вычисления фазы, выход которого соединен со вторым входом умножителя 6, выход синхрогенератора 13 соединен с синхровходами блока 1 задержки, блока 2 комплексного сопряжения, блока 3 комплексного умножения, блока 4 усреднения, блока 5 вычисления фазы, умножителя 6, ключа 7, блока 8 вычисления модуля, первого блока 9 памяти, порогового блока 11, второго блока 12 памяти, первого 14 и второго 15 двухканальных ключей, дополнительного блока 16 усреднения, дополнительного блока 17 задержки, дополнительного блока 18 вычисления модуля, дополнительного блока 19 комплексного сопряжения, дополнительного блока 20 комплексного умножения и сумматора 21, причем входами вычислителя скорости движущихся объектов являются входы блока 1 задержки, а первым и вторым выходами - соответственно выходы ключа 7 и порогового блока 11.

Блок 1 задержки и дополнительный блок 17 задержки (фиг. 2) содержат две цифровые линии задержки 22, входами блоков задержки являются входы цифровых линий задержки 22, выходы которых являются выходами блоков задержки.

Блок 2 комплексного сопряжения и дополнительный блок 19 комплексного сопряжения (фиг. 3) содержат инвертор 23, первый вход блока комплексного сопряжения является его первым выходом, вторым входом является вход инвертора, выход которого является вторым выходом блока комплексного сопряжения.

Блок 3 комплексного умножения и дополнительный блок 20 комплексного умножения (фиг. 4) содержат два канала (I, II), каждый из которых включает первый перемножитель 24, последовательно включенные второй перемножитель 25 и сумматор 26, выход первого перемножителя 24 одного канала соединен со вторым входом сумматора 26 другого канала, а первыми и вторыми входами блока комплексного умножения соответственно являются объединенные между собой первые входы первого и второго перемножителей 24, 25 каждого из каналов, объединенные вторые входы первых перемножителей 24 и объединенные вторые входы вторых перемножителей 25, а выходами блока комплексного умножения являются выходы сумматоров 26 каждого из каналов.

Блок 4 усреднения и дополнительный блок 16 усреднения (фиг. 5) содержат два канала (I, II), каждый из которых состоит из {N-3)/2 последовательно включенных цифровых линий задержки 27 и {N-3)/2 последовательно включенных сумматоров 28, входами блока усреднения являются объединенные входы первой линии задержки 27 и первого сумматора 28 каждого канала (I, II), а выход k-й [k=1(N-3)/2] линии задержки 27 соединен со вторым входом k-го [k=1(N-3)/2)] сумматора 28 каждого канала (I, II), выходами блока усреднения служат выходы [(N-3)/2]-x сумматоров 28.

Блок 5 вычисления фазы (фиг. 6) состоит из последовательно включенных делителя 29, функционального преобразователя 30, модульного блока 31, сумматора 32, блока 33 присвоения знака и первого ключа 34, выход функционального преобразователя 30 соединен с входом второго ключа 35, второй вход сумматора 32 соединен с выходом блока 37 памяти, управляющие входы первого и второго ключей 34, 35 соединены с входом делителя 29, соответствующим входу действительной части комплексного числа, второй вход блока 33 присвоения знака соединен с входом делителя 29, соответствующим входу мнимой части комплексного числа, выходы первого и второго ключей 34, 35 соединены с входами сумматора 36, выход которого является выходом блока вычисления фазы, входами блока вычисления фазы являются входы делителя 29.

Блок 33 присвоения знака (фиг. 7) содержит блоки 38, 41 умножения, блок 39 памяти и ограничитель 40, причем второй вход блока присвоения знака является первым входом блока 38 умножения, второй вход которого соединен с выходом блока 39 памяти, выход блока 38 умножения соединен с входом ограничителя 40, выход которого соединен с первым входом блока 41 умножения, второй вход которого является первым входом блока присвоения знака, выходом блока присвоения знака служит выход блока 41 умножения.

Блок 8 вычисления модуля и дополнительный блок 18 вычисления модуля (фиг. 8) содержат два блока 42 умножения, сумматор 43 и блок 44 извлечения квадратного корня, входами блока вычисления модуля являются входы блоков 42 умножения, выходы которых соединены с первым и вторым входами сумматора 43, выход которого соединен с входом блока 44 извлечения квадратного корня, выход которого является выходом блока вычисления модуля.

Первый 14 и второй 15 двухканальные ключи (фиг. 9) содержат два ключа 45, входами двухканальных ключей являются входы ключей 45, выходы которых являются выходами двухканальных ключей.

Блок 10 управления (фиг. 10) содержит триггер 46 и элемент НЕ 47, входом блока управления является вход триггера 46, выход которого соединен с входом элемента НЕ 47, первым выходом блока 10 управления является выход триггера 46, а вторым выходом - выход элемента НЕ 47.

Вычислитель скорости движущихся объектов работает следующим образом.

В заявляемом вычислителе обрабатывается неэквидистантная когерентно-импульсная последовательность N радиоимпульсов с чередующимися периодами повторения T1 и Т2, причем T12=T. При отражении радиоимпульсов от движущейся цели их несущие частоты в соответствующих периодах приобретают доплеровские сдвиги фазы

1=2fдT1, 2=2fд2, =1-2=2fд,

где fд=2rfн/c - доплеровская частота, r - радиальная скорость цели, fн - несущая частота радиоимпульсов, с - скорость распространения радиоволн.

Отраженные от цели радиоимпульсы поступают на вход приемника, в котором усиливаются, в квадратурных фазовых детекторах переносятся на видеочастоту, а затем подвергаются аналого-цифровому преобразованию (соответствующие блоки на фиг. 1 не показаны). На вход вычислителя в одном элементе разрешения по дальности поступают цифровые отсчеты комплексной огибающей

Uk=u1k+iu2k, k=1N,

где u1k, u2k - цифровые коды действительной и мнимой частей отсчетов Uk .

Входные отсчеты Uk вычислителя (фиг. 1) в блоке 1 задержки (фиг. 2) под управлением синхронизирующих импульсов, вырабатываемых синхрогенератором 13, поочередно задерживаются на интервалы T1 и T2, что обеспечивает синхронность последующего комплексного умножения отсчетов по дальности. Синхрогенератор 13 управляется импульсами синхронизатора радиолокатора (на фиг. 1 не показан), следующими поочередно с интервалами T1 и Т2. В блоке 2 комплексного сопряжения (фиг. 3) осуществляется комплексное сопряжение задержанного отсчета . Далее в блоке 3 комплексного умножения (фиг. 4) реализуется попарное умножение отсчетов в соответствии с алгоритмом вычисления корреляций

, k=2N.

Попарные произведения (корреляции) раздельно для каждого интервала T1 и Т 2 соответственно через первый 14 и второй 15 двухканальные ключи раздельно поступают в блок 4 усреднения и в дополнительный блок 16 усреднения (фиг. 5). Поочередная коммутация первого 14 и второго 15 двухканального ключей осуществляется импульсами соответственно с первого и второго выходов блока 10 управления, синхронизируемого также импульсами синхронизатора радиолокатора.

В блоке 4 усреднения (фиг. 5) с помощью линий задержки 27 на интервал T12 и сумматоров 28 в каждом элементе разрешения по дальности осуществляется скользящее вдоль азимута когерентное суммирование (накопление) соответствующих интервалу T1 попарных произведений (корреляций). В результате на выходе блока 4 усреднения при нечетном TV образуется пропорциональная корреляционному моменту отсчетов, соответствующих интервалу T1, величина

.

В дополнительном блоке 16 усреднения (фиг. 5) осуществляется аналогичное суммирование соответствующих интервалу Т2 попарных корреляций, что приводит к образованию на его выходе пропорциональной корреляционному моменту отсчетов, соответствующих интервалу Т2, величины

.

Величина Y1 на выходе блока 4 усреднения (фиг. 5) по времени предшествует величине Y 2 на интервал Т2, что компенсируется соответствующей данному интервалу задержкой Y1 в дополнительном блоке 17 задержки (фиг. 2). В дополнительном блоке 19 комплексного сопряжения (фиг. 3) инвертируется знак мнимой части величины 2.

Величины Y1 и одновременно поступают соответственно на первые и вторые входы дополнительного блока 20 комплексного умножения (фиг. 4), на выходе которого вычисляется величина

.

Величины 1 и 2 поступают на соответствующие входы блока 5 вычисления фазы (фиг. 6), где на основе блока 29 деления и арктангенсного функционального преобразователя 30 вычисляется оценка

.

Последующие преобразования оценки зависят от знака величины 1. При 1>0 открыт второй ключ 35, и оценка через сумматор 36 непосредственно поступает на выход блока 5 вычисления фазы. При 1<0 открыт первый ключ 34, а второй ключ 35 закрыт.При этом в модульном блоке 31 образуется |argV|, вычитаемый в сумматоре 32 из величины , поступающей от блока 37 памяти. Полученной разности в блоке 33 присваивается знак величины 2.

Блок 33 присвоения знака (фиг. 7) работает следующим образом. На второй вход блока присвоения знака поступает величина 2, где в блоке 38 умножения производится ее умножение на постоянный множитель из блока 39 памяти с целью масштабирования и дальнейшего ограничения в ограничителе 40 по уровню ±1. Таким образом, после ограничения величина на выходе ограничителя 40 имеет смысл знака величины 2, который, поступая на первый вход блока 41 умножения, присваивается разности -|argV|, поступающей с выхода сумматора 32 на первый вход блока 33 присвоения знака, т.е. на второй вход блока 41 умножения.

Рассмотренные операции позволяют в блоке 5 вычисления фазы сначала найти оценку доплеровского сдвига фазы, находящуюся в интервале [-/2, /2], а затем при помощи последующих логических преобразований в блоках 31, 32 и 33 расширить пределы ее однозначного измерения до интервала [-, ] в соответствии с алгоритмом

Умножитель 6 (фиг. 1) осуществляет умножение найденной оценки сдвига фазы на весовой коэффициент а, хранящийся в первом блоке 9 памяти, что позволяет найти однозначную оценку радиальной скорости в соответствии с выражением

,

где - весовой коэффициент.

Для уменьшения вероятности работы вычислителя по шумам в нем исключается выдача полученной оценки на выход в отсутствие отраженного от цели сигнала. В блоке 8 вычисления модуля и в дополнительном блоке 18 вычисления модуля (фиг. 8) вычисляются соответственно величины

,

которые поступают соответственно на первый и второй входы сумматора 21. С выхода сумматора 21 величина z=|Y1|+|Y2| поступает на второй вход порогового блока 11, в котором сравнивается с пороговым уровнем z0 , записанным во втором блоке 12 памяти. Если происходит превышение порогового уровня z0, то с выхода порогового блока 11 поступает сигнал разрешения на прохождение результата вычисления с выхода умножителя 6 через ключ 7 на первый выход вычислителя скорости движущихся объектов. В противном случае ключ 7 разомкнут.Кроме того, сигнал с выхода порогового блока 11, являющегося вторым выходом вычислителя скорости движущихся объектов, может быть использован для отсчета других координат цели, например дальности.

Синхронизация вычислителя скорости движущихся объектов осуществляется подачей на все блоки заявляемого устройства последовательности синхронизирующих импульсов, вырабатываемых синхронизатором 13 (фиг. 1) с периодом повторения tK, выбираемым из условия требуемой разрешающей способности по дальности.

В известном устройстве (прототипе) исходные доплеровские сдвиги фазы 1 и 2, по которым вычисляется величина =1-2, имеют интервал однозначного измерения [-, ], что соответствует интервалу однозначного измерения доплеровской частоты [-1/2T1, 1/2T1] (по величине большего периода T1). В предложенном устройстве величина измеряется непосредственно, что соответствует интервалу однозначности доплеровских частот [-1/2T, 1/2T]. При этом интервал однозначного измерения доплеровской частоты и, следовательно, радиальной скорости расширяется в T 1/T раз, что соответствует решению поставленной задачи полезной модели. Если в соответствии с условием fд1/2T и с учетом fд=2rfн/с для максимально возможной скорости цели rmax выбрать интервал Tc/4rmaxfн, то во всем диапазоне реальных скоростей цели может быть осуществлено их однозначное измерение. При этом сохраняется однозначность измерения дальности, которая обеспечивается соответствующим выбором меньшего периода повторения импульсов Т2.

Обусловленные функциональными преобразованиями погрешности раздельного вычисления величин 1 и 2 в известном устройстве (прототипе) являются статистически независимыми. В результате погрешность (дисперсия) разности 1-2= удваивается. В предложенном устройстве при непосредственном вычислении оценки такое удвоение отсутствует, что соответствует повышению точности измерения доплеровского сдвига фазы и, следовательно, радиальной скорости цели.

Таким образом, заявляемый вычислитель скорости движущихся объектов позволяет расширить диапазон однозначно измеряемых радиальных скоростей движущихся объектов и повысить точности измерения скорости за счет меньшего числа функциональных преобразований при применении предлагаемой совместной обработки неэквидистантных радиоимпульсов.

Библиография

1. Ширман Я.Д. и Манжос В.Н. Теория и техника обработки радиолокационной информации на фоне помех. - М.: Радио и связь. - 1981. - С. 204. - Рис. 14.2.

2. Патент 63-49193 (Япония), МПК G01S 13/52. Радиолокационное устройство для обнаружения движущейся цели / К.К. Тосиба. - Опубл. 03.10.1988. - Изобретения стран мира. - 1989. - Выпуск 109. - 15. - С. 52.

3. Патент 2017167 (Россия), МПК G01S 13/58. Обнаружитель-измеритель доплеровских сигналов / Д.И. Попов, С.В. Герасимов и Е.Н. Матаев. - Опубл. 30.07.1994. - Изобретения. - 1994. - 14. - С. 121.

Вычислитель скорости движущихся объектов, содержащий блок задержки, блок комплексного сопряжения, блок комплексного умножения, блок усреднения, блок вычисления фазы, умножитель, ключ, блок вычисления модуля, первый блок памяти, блок управления, пороговый блок, второй блок памяти и синхрогенератор, при этом выходы блока задержки соединены с входами блока комплексного сопряжения, выходы которого соединены с первыми входами блока комплексного умножения, вторые входы которого объединены с входами блока задержки, выход первого блока памяти соединен с первым входом умножителя, выход которого соединен с входом ключа, выход порогового блока соединен с управляющим входом ключа, первый вход порогового блока соединен с выходом второго блока памяти, выход синхрогенератора соединен с синхровходами блока задержки, блока комплексного сопряжения, блока комплексного умножения, блока усреднения, блока вычисления фазы, умножителя, ключа, блока вычисления модуля, первого и второго блоков памяти и порогового блока, отличающийся тем, что введены первый и второй двухканальные ключи, дополнительный блок усреднения, дополнительный блок задержки, дополнительный блок вычисления модуля, дополнительный блок комплексного сопряжения, дополнительный блок комплексного умножения и сумматор, при этом выходы блока комплексного умножения соединены с объединенными входами первого и второго двухканальных ключей, управляющие входы которых соединены соответственно с первым и вторым выходами блока управления, выходы первого двухканального ключа соединены с входами блока усреднения, выходы которого соединены с входами дополнительного блока задержки, выходы второго двухканального ключа соединены с входами дополнительного блока усреднения, выходы которого соединены с объединенными входами дополнительного блока вычисления модуля и дополнительного блока комплексного сопряжения, выходы дополнительного блока задержки соединены с объединенными

входами блока вычисления модуля и первыми входами дополнительного блока комплексного умножения, вторые входы которого соединены с выходами дополнительного блока комплексного сопряжения, выходы блока вычисления модуля и дополнительного блока вычисления модуля соединены соответственно с первым и вторым входами сумматора, выход которого соединен со вторым входом порогового блока, выходы дополнительного блока комплексного умножения соединены с входами блока вычисления фазы, выход которого соединен со вторым входом умножителя, выход синхрогенератора соединен с синхровходами первого и второго двухканальных ключей, дополнительного блока усреднения, дополнительного блока задержки, дополнительного блока вычисления модуля, дополнительного блока комплексного сопряжения, дополнительного блока комплексного умножения и сумматора, причем входами вычислителя скорости движущихся объектов являются входы блока задержки, а первым и вторым выходами - соответственно выходы ключа и порогового блока.

РИСУНКИ



 

Похожие патенты:

Полезная модель относится к области навигации, а точнее к измерению и прогнозированию параметров морского волнения с помощью неконтактных измерителей

Технический результат повышение достоверности распознавания малоразмерных надводных целей

Изобретение относится к радиолокации и может быть использовано для определения путевой скорости неманеврирующей воздушной цели преимущественно в РЛС с грубыми измерениями угловых координат
Наверх