Устройство испытаний макета средств автоматизированной калибровки

 

Полезная модель относится к области испытаний радиотехнических и полупроводниковых радиотехнических приборов, в частности к устройству испытаний макета средств автоматизированной калибровки, и может быть использовано для испытания радиотехнических устройств (макетов) средств автоматизированной калибровки. Техническая задача, на решение которой направлена заявляемая полезная модель, - это создание эффективной и упрощенной конструкции устройства испытаний макета средств автоматизированной калибровки для испытания радиотехнических устройств, входной сигнал для которых является аналоговым, а выходной - цифровым. Техническая задача решается заявляемым устройством испытаний макета средств автоматизированной калибровки, содержащим блок контроля, блок тестирования, включающий блок памяти, процессор и генератор, и тестируемый макет, при этом первый вход блока контроля является входом устройства, первый выход и второй вход блока контроля соединены соответственно с первыми входом и выходом блока тестирования, первый вход и первый выход которого образованы соответственно первыми входами и первыми выходами блока памяти, процессора и генератора, вторые вход и выход блока памяти соединены соответственно со вторыми выходом и входом процессора, третий выход которого соединен со вторым входом генератора, второй выход которого является вторым выходом блока тестирования, второй выход блока контроля является выходом устройства, отличается тем, что вход тестируемого макета через второй выход блока тестирования соединен со вторым выходом генератора, выход тестируемого макета через второй вход блока тестирования соединен с третьим входом процессора. 1 п.ф., 2 ил.

Полезная модель относится к области испытаний радиотехнических и полупроводниковых радиотехнических приборов, в частности к устройству испытаний макета средств автоматизированной калибровки, и может быть использовано для испытания радиотехнических устройств (макетов) средств автоматизированной калибровки.

Одной из важных технических задач является испытание радиотехнических устройств, например макетов средств автоматизированной калибровки, входной сигнал для которых является аналоговым, а выходной - цифровым.

В настоящее время существует множество различных радиотехнических устройств, обладающих широким набором функций, а также высокой технологической сложностью.

Высокая технологическая сложность требует тщательного контроля за качеством функционирования выпускаемых устройств как непосредственно после их изготовления, так и в промежутках между их эксплуатацией (например, чтобы отследить влияние процессов старения в данных устройствах на их работу). Для этого проводятся испытания данных приборов.

Однако испытание человеком таких устройств, обладающих широким набором функций, весьма затруднительно. При этом высока вероятность ошибки испытания вследствие человеческого фактора, велико время испытания, такое испытания экономически затратно, так как требует специалиста с более высокой квалификацией, чем для случая испытания устройств, обладающим малым числом функций.

В таких случаях прибегают к разработке автоматических устройств испытания. Такие устройства автоматически проверяют все функции тестируемого устройства (далее по тексту тестируемого макета), испытывает его работу при различных сценариях условий работы.

Например, макет средств автоматизированной калибровки выполняет калибровку различных приборов при различных отклонениях их параметров от номинальных. Соответственно при испытании работы данного макета должны быть смоделированы все предполагаемые сценарии отклонения, которые могут быть вызваны различными факторами. В подобном случае автоматическое испытание оказывается надежнее, чем испытание человеком.

Известно, например, техническое решение, описанное в патенте US 7,454,681 «Automatic test system with synchronized instruments», Teradyne Inc., North Reading, MA (US), Int. C1. G01R 31/28 (2006.01.), G06F 11/00 (2006.01), дата публикации 18 ноября 2008 г. В данном техническом решении рассматривается автоматизированное устройство испытания различных полупроводниковых устройств, в том числе полупроводниковых микросхем. В данном решении предполагается возможность подачи на тестирование полупроводниковое устройство как аналогового, так и цифрового сигнала. Это требует наличия сразу двух блоков (инструментов тестирования) - первый является цифровым, второй - аналоговым. Это усложняет устройство испытания и делает его экономически невыгодным в тех случаях, когда требуется испытание только устройств, на которые подаются лишь аналоговые сигналы.

Известно техническое решение, описанное в патенте US 8,280,667 «Test Apparatus, Perfomance Board and Calibration Board», Int. Cl G01R 35/00 (20060101), которое является наиболее близким (прототипом) к заявляемой полезной модели.

Решение применимо для случая, когда требуется провести испытание различных радиотехнических устройств, в том числе полупроводниковых радиотехнических устройств.

Структурная схема устройства-прототипа выполнена на фиг.1 и содержит:

блок контроля 1,

блок тестирования 2, содержащий блок памяти 3, процессор 4, дискретизатор 5 и генератор 6 (сигнала произвольной формы),

путевой блок 7 (назван в прототипе путевой секцией, содержит помехоподавительный фильтр),

тестируемый макет 8,

при этом первый вход блока контроля 1 является входом устройства,

первый выход и второй вход блока контроля 1 соединены соответственно с первыми входом и выходом блока тестирования 2, первый вход и первый выход которого образованы соответственно первыми входами и первыми выходами блока памяти 3, процессора 4 и генератора 6,

вторые выход и вход процессора 4 соединены соответственно со вторыми входом и выходом блока памяти 3,

третий вход процессора 4 соединен с выходом дискретизатора 5, вход которого образует второй вход блока тестирования 2 и соединен с первым выходом путевого блока 7, первый вход которого соединен с выходом тестируемого макета 8, вход которого соединен со вторым выходом путевого блока 7, второй вход и третий выход которого соединены соответственно со вторым выходом и третьим входом блока контроля 1,

третий вход путевого блока 7 соединен со вторым выходом генератора 6, образующим второй выход блока тестирования 2,

второй вход генератора 6 соединен с третьим выходом процессора 4,

третий выход блока контроля 1 является выходом устройства.

Работает устройство-прототип следующим образом.

Блок контроля 1 осуществляет управление всем устройством испытания и, в частности, генератором 6 и путевым блоком 7.

К путевому блоку 7 через его первые вход и выход подключают тестируемый макет 8.

Блок контроля 1 через второй выход и третий вход перестраивает путевой блок 7 таким образом, чтобы сигнал со второго выхода генератора 6, поступающий на третий вход блока 7, проходил через встроенный помехоподавительный фильтр блока 7 и попадал через первый выход на вход дискретизатора 5.

Блок контроля 1 с первого выхода передает управляющий сигнал генератору 6 генерировать предустановленный опорный сигнал, который, проходя через помехоподавительный фильтр путевого блока 7, поступает на дискретизатор 5.

По предустановленному опорному сигналу, поданному с генератора 6 через помехоподавительный фильтр блока 7 на дискретизатор 5, происходит калибровка дискретизатора 5.

Блок контроля 1 перестраивает путевой блок 7 таким образом, чтобы сигнал со второго выхода генератора 6, входящий на третий вход в путевой блок 7, проходил напрямую на первый выход блока 7 и далее на дискретизатор 5, т.е. минуя помехоподавительный фильтр блока 7.

Блок контроля 1 передает управляющий сигнал генератору 6 генерировать предустановленный аналоговый сигнал, который, проходя через помехоподавительный фильтр блока 7, поступает на дискретизатор 5.

По предустановленному аналоговому сигналу, принятому на уже откалибррванный дискретизатор 5 с генератора 6, происходит калибровка.

Блок контроля 1 перестраивает путевой блок 7 таким образом, чтобы сигнал с генератора 6, входящий через третий вход в блок 7, проходил напрямую на второй выход блока 7 и далее через вход на тестируемый макет 8, а выходной сигнал с тестируемого макета 8 проходил напрямую на первый вход путевого блока 7 и далее через его первый выход через второй вход блока 2 на вход дискретизатора 5.

Блок контроля 1 отдает команду генератору 6 генерировать сигнал в соответствии с выбранным сценарием испытания.

Сигнал со второго выхода генератора 6 через путевой блок 7 со второго выхода поступает на вход тестируемого макета 8, в ответ на который тестируемый макет 8 передает свой выходной сигнал через первый вход и первый выход блока 7 через второй вход блока 2 на вход дискретизатора 5, в котором он преобразуется к цифровому виду и поступает с выхода на третий вход процессора 4.

В процессоре 4 в соответствии с принятым сигналом по выбранному сценарию испытания, в соответствии с информацией о модели тестируемого макета 8 принимается решение о качестве его работы.

С первого выхода процессора 4 сигнал решения о качестве работы тестируемого макета 8 поступает через второй вход блока контроля 1 на его третий выход, который является выходом устройства.

Устройство-прототип охватывает очень большой класс тестируемых устройств, в том числе и аналоговых. Вследствие чего появляется необходимость дискретизатора 5 выходного сигнала от тестируемого макета 8, который в свою очередь требует калибровки. Также это требует калибровки генератора 6.

В тех случаях, когда заранее известно, что выходной сигнал тестируемого макета является цифровым, а входной сигнал - аналоговым, необходимость присутствия дискретизатора 5 и, следовательно, необходимость процедур калибровки отсутствует. Это упрощает техническую реализацию устройства.

Поэтому заявляется устройство испытаний макета средств автоматизированной калибровки, которое применяется для испытания различных радиотехнических устройств, например макетов, входной сигнал для которых является аналоговым, а выходной - цифровым. Например, входной сигнал для тестируемого устройства может являться гармоническим с определенным значением частоты, а выходной - различием между значением этой частоты и некоторым заранее выбранным эталонным значением.

Техническая задача, на решение которой направлена заявляемая полезная модель, - это создание эффективной и упрощенной конструкции устройства испытаний макета средств автоматизированной калибровки для испытаний радиотехнических устройств, входной сигнал для которых является аналоговым, а выходной - цифровым.

Заявляемое устройство испытаний макета средств автоматизированной калибровки содержит блок контроля, блок тестирования, содержащий блок памяти, процессор и генератор, и тестируемый макет, при этом первый вход блока контроля является входом устройства, первый выход и второй вход блока контроля соединены соответственно с первыми входом и выходом блока тестирования, первый вход и первый выход которого образованы соответственно первыми входами и первыми выходами блока памяти, процессора и генератора, вторые вход и выход блока памяти соединены соответственно со вторыми выходом и входом процессора, третий выход которого соединен со вторым входом генератора, второй выход которого является вторым выходом блока тестирования, второй выход блока контроля является выходом устройства,

отличается согласно полезной модели тем, что вход тестируемого макета через второй выход блока тестирования соединен со вторым выходом генератора,

выход тестируемого макета через второй вход блока тестирования соединен с третьим входом процессора.

Таким образом, заявляемая полезная модель по сравнению с прототипом имеет более упрощенную конструкцию устройства испытаний макета средств автоматизированной калибровки для испытания радиотехнических устройств, так как не используется путевой блок и дискретизатор, и является более эффективной за счет предложенных новых связей (соединений) устройства, поскольку специально создана для испытания радиотехнических устройств, входной сигнал для которых является аналоговым, а выходной - цифровым, и нет смысла использовать для их испытания более сложные, универсальные и дорогостоящие модели.

Далее описание заявляемой полезной модели поясняется примерами выполнения и чертежами.

На фиг.1 выполнена структурная схема устройства-прототипа.

На фиг.2 - структурная схема заявляемой полезной модели.

Устройство испытаний макета средств автоматизированной калибровки (фиг.2) содержит блок контроля 1, блок тестирования 2, содержащий блок памяти 3, процессор 4 и генератор 6, и тестируемый макет 8, при этом первый вход блока контроля 1 является входом устройства, первый выход и второй вход блока контроля 1 соединены соответственно с первыми входом и выходом блока тестирования 2, первый вход и первый выход которого образованы соответственно первыми входами и первыми выходами блока памяти 3, процессора 4 и генератора 6, вторые вход и выход блока памяти 3 соединены соответственно со вторыми выходом и входом процессора 4, третий выход которого соединен со вторым входом генератора 6, второй выход которого является вторым выходом блока тестирования 2, второй выход блока контроля 1 является выходом устройства, согласно заявляемой полезной модели вход тестируемого макета 8 через второй выход блока тестирования 2 соединен со вторым выходом генератора 6, выход тестируемого макета 8 через второй вход блока тестирования 2 соединен с третьим входом процессора 4.

Заявляемая полезная модель (фиг.2) работает следующим образом.

Блок контроля 1 осуществляет управление всем устройством полезной модели и, в частности, генератором 6 (генератор сигнала произвольной формы).

Вход тестируемого макета 8 через второй выход блока тестирования 2 соединен со вторым выходом генератора 6. Под макетом следует понимать любое тестируемой радиотехническое и полупроводниковое устройство, входной сигнал для которых является аналоговым, а выходной - цифровым.

Выход тестируемого макета 8 через второй вход блока тестирования 2 соединен с третьим входом процессора 4, таким образом, выходной сигнал тестируемого макета 8 поступает напрямую на третий вход процессора 4.

Блок контроля 1 с первого выхода через первый вход блока 2 на первый вход генератора 6 передает управляющий сигнал генератору 6 генерировать сигнал в соответствии с выбранным сценарием испытания.

Со второго выхода генератора 6 через второй выход блока тестирования 2 сигнал поступает на вход тестируемого макета 8, в ответ на который тестируемый макет 8 с выхода передает свой сигнал через второй вход блока тестирования 2 на третий вход процессора 4.

В процессоре 4 в соответствии с принятым сигналом с блока контроля 1, выбранным сценарием испытания и информацией о модели тестируемого макета 8 принимается решение о качестве работы тестируемого макета 8. Сигнал принятого решения о тестируемом макете 8 с первого выхода процессора через первый выход блока 2 поступает на второй вход блока контроля 1, со второго выхода которого поступает на выход устройства.

Таким образом, заявляемая полезная модель по сравнению с известными техническими решениями в данной области техники имеет следующие преимущества:

- существенно упрощенную конструкцию устройства испытаний макета средств автоматизированной калибровки для испытания радиотехнических устройств, так как не используется путевой блок и дискретизатор, а также их связи и сложный алгоритм реализации;

- является более эффективной за счет предложенных новых связей (соединений) устройства, поскольку специально создана для испытания радиотехнических устройств, входной сигнал для которых является аналоговым, а выходной - цифровым, и нет смысла использовать для их испытания более сложные, универсальные и дорогостоящие модели.

Устройство испытаний макета средств автоматизированной калибровки, содержащее блок контроля, блок тестирования, содержащий блок памяти, процессор и генератор, и тестируемый макет, при этом первый вход блока контроля является входом устройства, первый выход и второй вход блока контроля соединены соответственно с первыми входом и выходом блока тестирования, первый вход и первый выход которого образованы соответственно первыми входами и первыми выходами блока памяти, процессора и генератора, вторые вход и выход блока памяти соединены соответственно со вторыми выходом и входом процессора, третий выход которого соединен со вторым входом генератора, второй выход которого является вторым выходом блока тестирования, второй выход блока контроля является выходом устройства, отличающееся тем, что вход тестируемого макета через второй выход блока тестирования соединен со вторым выходом генератора, выход тестируемого макета через второй вход блока тестирования соединен с третьим входом процессора.



 

Наверх