Многопараметрическая адаптивная система передачи информации

Изобретение относится к области радиотехники и может быть использовано в устройствах передачи информации для повышения информационной скрытности, помехозащищенности и достоверности передаваемого цифрового сигнала в сети связи.

Технический результат настоящего изобретения заключается в увеличение помехоустойчивости системы связи относительно пакетных ошибок и увеличение максимальной скорости передачи информации и универсальности системы посредством варьирования вида модуляции передаваемого сигнала.

Многопараметрическая адаптивная система передачи информации содержит источник цифровой информации, буферный накопитель, динамический счетчик, ключ наличия информации в буфере, буфер квитирования, блок кодирования, сумматор по модулю два, модулятор, усилитель мощности, антенно-фидерное устройство, контрольные приемники, приемник, блок генерации опорных частот, электронные часы, решающее устройство, второй и третий триггеры, блок хранения служебной информации, блока генерации псевдослучайной последовательности псевдопеременной перестройки рабочей частоты, процессор, блок управления кодированием, блок управления скоростью передачи, блок управления мощностью передачи, первый синтезатор частот, блок декодирования, блок выделения служебной информации, счетчик 1.3, счетчик 1.4, счетчика 1.5; и согласно изобретения введены блок расчета и добавления контрольной суммы, второй буферный накопитель, перемежитель, блок управления видом модуляции, получатель цифровой информации, блок проверки контрольной суммы, деперемежитель, третий буферный накопитель.

Изобретение относится к области радиотехники и может быть использовано в устройствах передачи информации для повышения информационной скрытности, помехозащищенности и достоверности передаваемого цифрового сигнала в сети связи.

Известно устройство, описанное в патенте РФ 2142200, Н04В 7/005, 26.05.1998 г., «Частотно-адаптивная радиолиния для передачи среднескоростных потоков дискретной информации», в котором производится передача информации на множестве частотных субканалов многочастотного группового канала, ведется подсчет количества ошибок передачи информации в субканалах, при превышении частости ошибок в определенном субканале, происходит его замена, при превышении частости смены субканалов производится изменение частоты группового субканала передачи информации.

Недостатком данного устройства является то, что производится адаптация лишь по одному из множества параметров передаваемого сигнала, одновременное использование нескольких частотных субканалов для осуществления связи ухудшает ЭМС описанного устройства.

Наиболее близким по технической сущности к предлагаемому является устройство, описанное в патенте РФ 2441330, H04L 5/02, 9.11.2010 г., «Многопараметрическая адаптивная система передачи информации», принятое за прототип.

Устройство-прототип состоит из 2-х идентичных приемопередатчиков.

Приемопередатчик содержит: источник цифровой информации, выход которого соединен с первым входом буферного накопителя и первым входом динамического счетчика, первый выход буферного накопителя соединен со входом источника цифровой информации, второй выход буферного накопителя соединен с первым входом первого сумматора и вторым входом динамического счетчика; выход первого сумматора соединен с первым входом блока кодирования, выход которого соединен с первым входом второго сумматора, выход которого соединен с первым входом сумматора по модулю два, выход которого соединен с первым входом модулятора, выход которого соединен с первым входом усилителя мощности, выход которого соединен со входом антенно-фидерного устройства; выход динамического счетчика соединен с первым входом ключа наличия информации в буфере, выход «0» которого соединен со входом буфера квитирования, выход которого соединен со вторым входом первого сумматора, а выход «1» ключа наличия информации в буфере соединен со вторым входом буферного накопителя; первый выход блока генерации опорных частот соединен с третьим входом динамического счетчика, со вторым входом второго триггера, выход которого соединен со входом 1.1 блока хранения служебных данных, выход которого соединен со вторым входом второго сумматора; первый выход блока генерации опорных частот также соединен со вторым входом третьего триггера, выход которого соединен со вторым входом ключа наличия информации в буфере, первый выход блока генерации опорных частот также соединен с первым входом электронных часов, выход которых соединен со входом 1.3 блока хранения служебных данных, с первым входом ГПСП ШПС, первый выход которого соединен со вторым входом сумматора по модулю два, а второй выход ГПСП ШПС соединен со вторым входом приемника; первый выход блока генерации опорных частот также соединен с первым входом счетчика 1.3, выход которого соединен со входом 1.1 решающего устройства, с первыми входами контрольных приемников 1К, с первым входом блока выделения служебной информации; первый выход блока генерации опорных частот также соединен с первым входом первого синтезатора частот и с третьим входом приемника; выход электронных часов также соединен со входом 1.1 блока генерации ПСП ППРЧ, первый выход которого соединен с третьим входом первого синтезатора частот, выход которого соединен со вторым входом модулятора; второй выход блока генерации ПСП ППРЧ соединен с четвертым входом первого синтезатора частот и с первым входом приемника; на вход 1.2 блока генерации ПСП ППРЧ подается начальная установка разрешенных частот, второй выход блока генерации опорных частот соединен с первым входом второго триггера, третий выход блока генерации опорных частот соединен с первым входом третьего триггера и с первым входом блока декодирования, четвертый выход блока генерации опорных частот соединен со вторым входом ГПСП ШПС, пятый выход блока генерации опорных частот соединен со вторым входом синтезатора частот; выход антенно-фидерного устройства (АФУ) соединен со вторыми входами контрольных приемников 1К, выходы которых соединены соответственно со входами 1К решающего устройства, выход 1.1 которого соединен со входом 1.3 блока генерации ПСП ППРЧ; выходы 1К решающего устройства соединены соответственно со входами 1К блока генерации ПСП ППРЧ и входами 1К блока хранения служебной информации, выход АФУ также соединен с четвертым входом приемника, первый выход которого соединен со вторым входом блока выделения служебной информации, первый выход которого соединен со вторым входом блока декодирования, первый выход которого соединен со входом получателя цифровой информации; первый выход блока выделения служебной информации также соединен со вторым входом блока кодирования и входом 1.4 блока хранения служебной информации, второй выход приемника соединен с третьим входом блока декодирования, второй выход блока выделения служебной информации соединен со входом 1.2 решающего устройства, третий выход блока выделения служебной информации соединен со вторым входом электронных часов, четвертый выход блока выделения служебной информации соединен со входом блока генерации опорных частот, со входом 1.2 блока хранения служебной информации, второй выход декодера соединен с первыми входами счетчиков 1.4, 1.5, третий выход блока декодирования соединен со вторыми входами счетчиков 1.4, 1.5, выходы которых соединены соответственно с первым и вторым входами процессора, первый выход которого соединен со входом блока управления скоростью передачи, выход которого соединен со входом блока генерации опорных частот и со входом 1.2 блока хранения служебной информации; второй выход процессора соединен со входом блока управления кодированием, выход которого соединен со вторым входом блока кодирования и со входом 1.4 блока хранения служебной информации, третий выход процессора соединен со входом блока управления мощностью передачи, выход которого соединен со вторым входом усилителя мощности.

Недостатком данного устройства является то, что его функционирование подвержено воздействию пакетных ошибок, например, в результате замираний, а также не используется дополнительная возможность увеличения гибкости и универсальности системы ввиду того, что не используется варьирование вида модуляции сигнала.

Задачей предлагаемого изобретения является придание системе устойчивости к воздействию пакетных ошибок, а также увеличение максимальной скорости передачи информации при благоприятной помеховой обстановке, повышение гибкости и универсальности системы.

Технический результат настоящего изобретения заключается в увеличение помехоустойчивости системы связи относительно пакетных ошибок и увеличение максимальной скорости передачи информации и универсальности системы посредством варьирования вида модуляции передаваемого сигнала.

Технический результат достигается тем, что в многопараметрической адаптивной системе передачи информации, содержащей источник цифровой информации, выход которого соединен с первым входом буферного накопителя, с первым входом динамического счетчика, выход которого соединен с первым входом ключа наличия информации в буфере, выход «0» которого соединен со входом буфера квитирования; первый выход буферного накопителя соединен со входом источника цифровой информации; выход «1» ключа наличия информации в буфере соединен со вторым входом буферного накопителя, второй выход которого соединен со вторым входом динамического счетчика; блок кодирования, выход которого соединен с первым входом сумматора по модулю два, выход которого соединен с первым входом модулятора, выход которого соединен с первым входом усилителя мощности, выход которого соединен со входом антенно-фидерного устройства, выход которого соединен со вторыми входами контрольных приемников и с четвертым входом приемника; блок генерации опорных частот, первый выход которого соединен с первым входом электронных часов, со входом счетчика 1.3, выход которого соединен со входом 1.1 решающего устройства, а также с первыми входами контрольных приемников, выходы которых соединены со входами 1К решающего устройства; первый выход блока генерации опорных частот соединен также со вторым входом третьего триггера, выход которого соединен со вторым входом ключа наличия информации в буфере; первый выход блока генерации опорных частот соединен также со вторым входом второго триггера, выход которого соединен со входом 1.2 блока хранения служебной информации; первый выход блока генерации опорных частот соединен также с третьим входом динамического счетчика, со входом 1.1 блока генерации ПСП ППРЧ; второй выход блока генерации опорных частот соединен с первым входом второго триггера; третий выход блока генерации опорных частот соединен с первым входом третьего триггера; четвертый выход блока генерации опорных частот соединен со входом ГПСП ШПС, первый выход которого соединен со вторым входом сумматора по модулю два; первый выход процессора соединен со входом блока управления кодированием, выход которого соединен со входом 1.5 блока хранения служебной информации и вторым входом блока кодирования; второй выход процессора соединен со входом блока управления скоростью передачи, выход которого соединен с первым входом блока генерации опорных частот и входом 1.3 блока хранения служебной информации; третий выход процессора соединен со входом блока управления мощностью передачи, выход которого соединен с третьим входом усилителя мощности; второй выход ГПСП ШПС соединен со вторым входом приемника; первый выход блока генерации ПСП ППРЧ соединен со вторым входом первого синтезатора частот; второй выход блока генерации ПСП ППРЧ соединен с третьим входом первого синтезатора частот, выход которого соединен с четвертым входом модулятора; второй выход блока генерации ПСП ППРЧ также соединен с первым входом приемника; выходы 1К решающего устройства соединены соответственно со входами 1К блока хранения служебной информации и со входами 1К блока генерации ПСП ППРЧ; на вход 1.2 блока генерации ПСП ППРЧ поступают начальные настройки разрешенных частот (например, посредством введения с клавиатуры оператором); второй выход блока выделения служебной информации соединен со входом 1.2 решающего устройства, выход 1.1 которого соединен со входом 1.3 блока генерации ПСП ППРЧ; третий выход блока выделения служебной информации соединен со вторым входом электронных часов, второй выход которого соединен со входом 1.4 блока хранения служебной информации; четвертый выход блока выделения служебной информации соединен с первым входом блока генерации опорных частот; пятый выход блока выделения служебной информации соединен с первым входом блока декодирования, входом 1.5 блока хранения служебной информации и со вторым входом блока кодирования; выход счетчика 1.4 соединен с первым входом процессора; выход счетчика 1.5 соединен со вторым входом процессора; согласно изобретению введены последовательно соединенные блок расчета и добавления контрольной суммы, второй буферный накопитель, перемежитель, первый выход которого соединен с третьим входом второго буферного накопителя; выход буфера квитирования соединен со вторым входом блока расчета и добавления контрольной суммы; второй выход буферного накопителя соединен с первым входом блока расчета и добавления контрольной суммы; первый выход блока хранения служебной информации соединен с третьим входом блока расчета и добавления контрольной суммы; второй выход блока хранения служебной информации соединен с четвертым входом блока расчета и добавления контрольной суммы, со вторыми входами второго буферного накопителя, перемежителя, модулятора, усилителя мощности, с третьим входом блока кодирования и с первым входом первого синтезатора частот; второй выход перемежителя соединен с первым входом блока кодирования; первый выход блока генерации опорных частот соединен со входом 1.1 блока хранения служебной информации; четвертый выход процессора соединен со входом блока управления видом модуляции, выход которого соединен со входом 1.6 блока хранения служебной информации и третьим входом модулятора; первый выход блока генерации ПСП ППРЧ соединен со входом 1.7 блока хранения служебной информации; первый выход электронных часов соединен со вторым входом блока генерации опорных частот; выход счетчика 1.3 соединен с первым входом блока выделения служебной информации и третьим входом приемника; последовательно соединенные третий буферный накопитель, деперемежитель, блок проверки контрольной суммы, первый выход которого соединен со вторым входом блока выделения служебной информации, первый выход которого соединен со входом получателя цифровой информации; выход приемника соединен со вторым входом блока декодирования, выход которого соединен со вторым входом третьего буферного накопителя; второй выход деперемежителя соединен с первым входом третьего буферного накопителя; второй выход блока проверки контрольной суммы соединен с первыми входами счетчиков 1.4, 1.5; третий выход блока проверки контрольной суммы соединен со вторыми входами счетчиков 1.4, 1.5; шестой выход блока выделения служебной информации соединен с пятым входом приемника, со входом 1.6 блока хранения служебной информации и с третьим входом модулятора.

На фиг.1 представлена принципиальная схема приемопередатчика.

На фиг.2 представлена временная диаграмма обмена информацией.

На фиг.3 представлена временная диаграмма вхождения в синхронизм.

На фиг.4 представлена схема блока генерации псевдослучайной последовательности псевдопеременной перестройки рабочей частоты.

На фиг.5 изображена общая структура пакета.

На фиг.6 представлена схема приемника.

На фиг.7 представлена схема блока выделения служебной информации.

На фиг.8 представлена схема решающего устройства.

На фиг.9 изображено преобразование исходного цифрового сигнала в изучаемый сигнал.

Предлагаемая многопараметрическая адаптивная система передачи информации состоит из двух идентичных приемопередатчиков. Приемопередатчик содержит: источник цифровой информации 1, выход которого соединен с первым входом буферного накопителя 2 и первым входом динамического счетчика 3, первый выход буферного накопителя 2 соединен со входом источника цифровой информации 1, второй выход буферного накопителя 2 соединен с первым входом блока расчета и добавления контрольной суммы 4 и вторым входом динамического счетчика 3; выход блока расчета и добавления контрольной суммы 4 соединен с первым входом второго буферного накопителя 5, выход которого соединен со входом перемежителя 6, второй выход которого соединен с первым входом блока кодирования 7, выход которого соединен с первым входом сумматора по модулю два 8, выход которого соединен с первым входом модулятора 9, выход которого соединен с первым входом усилителя мощности 10, выход которого соединен со входом антенно-фидерного устройства 11; выход динамического счетчика 3 соединен с первым входом ключа наличия информации в буфере 12, выход «0» которого соединен со входом буфера квитирования 13, выход которого соединен со вторым входом блока расчета и.добавления контрольной суммы 4, а выход «1» ключа наличия информации в буфере 12 соединен со вторым входом буферного накопителя 2; первый выход перемежителя 6 соединен со третьим входом второго буферного накопителя 5; первый выход блока генерации опорных частот 14 соединен с третьим входом динамического счетчика 3, со вторым входом второго триггера 15, выход которого соединен со входом 1.2 блока хранения служебной информации 16, первый выход которого соединен с третьим входом блока расчета и добавления контрольной суммы 4; первый выход блока генерации опорных частот 14 также соединен со вторым входом третьего триггера 17, выход которого соединен со вторым входом ключа наличия информации в буфере 12; первый выход блока генерации опорных частот 14 также соединен с первым входом электронных часов 18, первый выход которых соединен со вторым входом блока генерации опорных частот 14; первый выход блока генерации опорных частот 14 также соединен с первым входом счетчика 1.3 19, выход которого соединен со входом 1.1 решающего устройства 20, с первыми входами контрольных приемников 21.121.К, с первым входом блока выделения служебной информации 22, первый выход которого соединен со входом получателя цифровой информации 23; выход счетчика 1.3 19 также соединен с третьим входом приемника 26; первый выход блока генерации опорных частот 14 также соединен со входом 1.1 блока хранения служебной информации 16, второй выход которого соединен с четвертым входом блока расчета и добавления контрольной суммы 4, с третьим входом блока кодирования 7, с первым входом первого синтезатора частот 24 и со вторыми входами второго буферного накопителя 5, перемежителя 6, модулятора 9, усилителя мощности 10; первый выход блока генерации опорных частот 14 также соединен со входом 1.1 блока генерации псевдослучайной последовательности псевдопеременной перестройки рабочей частоты (ПСП ППРЧ) 25, первый выход которого соединен со вторым входом первого синтезатора частот 24, выход которого соединен с четвертым входом модулятора 9; первый выход блока генерации ПСП ППРЧ 25 также соединен со входом 1.7 блока хранения служебной информации 16; второй выход блока генерации ПСП ППРЧ 25 соединен с третьим входом первого синтезатора частот 24 и с первым входом приемника 26, выход которого соединен со вторым входом блока декодирования 27, выход которого соединен со вторым входом третьего буферного накопителя 28, выход которого соединен со входом деперемежителя 29, первый выход которого соединен со входом блока проверки контрольной суммы 30, первый выход которого соединен со вторым входом блока выделения служебной информации 22, второй выход которого соединен со входом 1.2 решающего устройства 20, выход 1.1 которого соединен со входом 1.3 блока генерации ПСП ППРЧ 25; второй выход блока генерации опорных частот 14 соединен с первым входом второго триггера 15; третий выход блока генерации опорных частот 14 соединен с первым входом третьего триггера 17; четвертый выход блока генерации опорных частот 14 соединен со входом генератора псевдослучайной последовательности шумоподобного сигнала (ГПСП ШПС) 31, первый выход которого соединен со вторым входом сумматора по модулю два 8; второй выход ГПСП ШПС 31 соединен со вторым входом приемника 26; первый выход процессора 32 соединен со входом блока управления кодированием 33, выход которого соединен со входом 1.5 блока хранения служебной информации 16, а также со вторым входом блока кодирования 7; второй выход процессора 32 соединен со входом блока управления скоростью передачи 34, выход которого соединен с первым входом блока генерации опорных частот 14 и входом 1.3 блока хранения служебной информации 16; третий выход процессора 32 соединен со входом блока управления мощностью передачи 35, выход которого соединен с третьим входом усилителя мощности 10; четвертый выход процессора 32 соединен со входом блока управления видом модуляции 36, выход которого соединен со входом 1.6 блока хранения служебной информации 16 и с третьим входом модулятора 9; выходы контрольных приемников 21.121.К соединены с соответствующими входами решающего устройства 20, выходы 1К которого соединены с соответствующими входами блока хранения служебной информации 16 и с соответствующими входами блока генерации ПСП ППРЧ 25; на вход 1.2 блока генерации ПСП ППРЧ 25 поступают начальные настройки разрешенных частот (например, посредством введения с клавиатуры оператором); второй выход деперемежителя 29 соединен с первым входом третьего буферного накопителя 28; второй выход блока проверки контрольной суммы 30 соединен с первыми входами счетчика 1.4 37 и счетчика 1.5 38, выходы которых соединены соответственно с первым и вторым входами процессора 32; третий выход блока проверки контрольной суммы 30 соединен со вторыми входами счетчика 1.4 37 и счетчика 1.5 38; первый выход блока выделения служебной информации 22 соединен со входом получателя цифровой информации 23; третий выход блока выделения служебной информации 22 соединен со вторым входом электронных часов 18, выход которых соединен со входом 1.4 блока хранения служебной информации 16; четвертый выход блока выделения служебной информации 22 соединен с первым входом блока генерации опорных частот 14 и со входом 1.3 блока хранения служебной информации 16; пятый выход блока выделения служебной информации 22 соединен с первым входом блока декодирования 27, со входом 1.5 блока хранения служебной информации 16 и со вторым входом блока кодирования 7; шестой выход блока выделения служебной информации 22 соединен с пятым входом приемника 26, со входом 1.6 блока хранения служебной информации 16 и с третьим входом модулятора 9; выход антенно-фидерного устройства 11 соединен со вторыми входами контрольных приемников 21.121.К и с четвертым входом приемника 26.

Устройство, реализующее предлагаемую адаптивную систему передачи цифровой информации, работает следующим образом.

Обмен информацией происходит аналогично прототипу с разделением по времени так, что все время обмена делится на последовательность равных окон на передачу и окон на прием (фиг.2). Окно на передачу и окно на прием идут последовательно друг за другом, то есть одна из станций осуществляет передачу информации в четных окнах, а прием - в нечетных, другая - наоборот.

Перед установлением связи в радиолинии на обоих ее концах производится начальная установка разрешенных для осуществления связи частот для обеспечения ЭМС со смежными радиосредствами. В качестве начальной установки на вход 1.2 блока генерации ПСП ППРЧ 25 подается последовательность из К нулей и единиц (К - количество используемых для радиосвязи частот), в котором единица означает, что частота является разрешенной, ноль - запрещенной. Таблицы разрешенных частот на обоих концах радиолинии должны быть одинаковыми. Более подробно использование начальных установок будет представлено ниже при рассмотрении работы блока генерации ПСП ППРЧ 25. Для осуществления вхождения в сеанс связи один из приемопередатчиков, являющийся ведущим, начинает осуществлять передачу тестовых пакетов на фиксированной частоте, которая известна на приемном конце, и низкой скорости для повышения помехоустойчивости. Содержимое тестовых пакетов считывается из буфера квитирования 13 и не содержит полезной информации. Ведомый приемопередатчик осуществляет пассивный прием, при получении тестового пакета, он выделяет из его служебной части текущее время в блоке выделения служебной информации 22 и записывает его в электронные часы 18, в следующем окне передает подтверждение его принятия в виде ответного пакета ведущему приемопередатчику. При получении ответного пакета от ведомого приемопередатчика считается, что приемопередатчики на обоих концах радиолинии находятся в синхронизме. Ведущий приемопередатчик устанавливает триггеры 15, 17 в положение «закрыто»; сбрасывает счетчик 1.3 19 в нулевое состояние и начинает процесс обмена информацией в следующем окне, которое будет для него окном на передачу. Временная диаграмма, поясняющая данный алгоритм изображена на фиг.3. Рассмотрим работу приемопередатчика, когда уже достигнут синхронизм на обоих концах радиолинии.

С выхода генератора тактовых импульсов 14.1 блока генерации опорных частот 14 (см. фиг.4) тактовые импульсы с частотой F₀ одновременно поступают на входы счетчиков 14.2.1.1, 14.2.114.2.К и на четвертый выход блока генерации опорных частот 14. Счетчики 14.2.1.1, 14.2.114.2.К выдают тактовый импульс на свой выход при накоплении определенного числа тактовых импульсов на своем входе, после чего сбрасываются в ноль и начинают счет снова. Они выполняют функции дискретных делителей частоты, то есть если на вход счетчика поступают импульсы с частотой ₁, на его выходе появляются импульсы с частотой ₂. Каждый выходной импульс появляется при наборе счетчиком тактов на входе, значит справедливо соотношение: , - коэффициент деления. Коэффициент деления для счетчика 14.2.1.1 выбирается таким образом, чтобы он переполнялся, когда на его вход поступит количество тактовых импульсов, которое помещается в размер окна (размер окна выбирается заранее). Таким образом, на выходе счетчика 14.2.1.1 появляются тактовые импульсы с частотой следования окон приема/передачи и поступают на первый выход блока генерации опорных частот 14. Коэффициенты деления счетчиков 14.2.114.2.К выбираются в соответствии со скоростями передачи информации, причем частота следования импульсов на выходе счетчика 14.2.1 - наименьшая, на выходе счетчика 14.2.К - наибольшая. Чем больше частота следования импульсов на выходе счетчика, тем меньше длительность считываемых этими импульсами из элементов памяти битов полезной информации, а значит, на том же временном промежутке поместится больше бит полезной информации и скорость передачи будет выше. Выбор скорости происходит посредством первого коммутатора 14.3, управляющие сигналы на который поступают со входа блока генерации опорных частот 14. Управляющие сигналы на изменение скорости могут поступать как с выхода блока управления скоростью передачи 34, так и с четвертого выхода блока выделения служебной информации 22, чем обеспечивается подстройка приемопередатчика под изменения скорости, произошедшие на дальнем конце радиолинии. Биты полезной информации могут передаваться на различных скоростях передачи, биты же служебной информации всегда передаются на наименьшей скорости из набора для большей помехоустойчивости и упрощения их выделения на приемном конце. Для этого импульсы с выхода счетчика 14.2.1 поступают на второй вход счетчика 14.4, который переполняется при поступлении на его вход r импульсов, где r - число бит служебной информации в пакете данных. При переполнении, на его выходе появляется импульс сигнализации о начале части полезной информации пакета, поступающий на пятый выход блока генерации опорных 1 частот, на четвертый вход второго коммутатора 14.5, который подключает на свой выход сигнал со своего второго входа при поступлении импульса на первый вход и сигнал со своего третьего входа при поступлении импульса на четвертый вход. На второй вход второго коммутатора 14.5 поступают импульсы, задающие постоянную скорость передачи r служебных бит пакета, на третий вход - импульсы, задающие адаптируемую переменную скорость передачи бит полезной информации пакета. Тактовый импульс начала нового окна, поступающий с выхода счетчика 14.2.1.1, сбрасывает счетчик 14.4 в нулевое состояние. Первый импульс с выхода счетчика 14.2.1.1, поступающий на первый триггер 14.6, «открывает» его и позволяет сигналам, поступающим на его вход, проходить без изменений на его выход. Это необходимо во избежание формирования неправильного первого пакета, когда счетчик 14.2.1.1 еще не выдал импульс на свой выход, а счетчики 14.2.114.2.К уже начали переполняться и выдают импульсы на свои выходы. Ключ 14.7 переключается в положение «1» импульсом начала окна с выхода счетчика 14.2.1.1, и импульсы, предназначенные для считывания служебной информации из блока хранения служебной информации 16, поступающие на его первый вход с выхода счетчика 14.2.1, выдаются на соответствующий выход «1» ключа. Когда счетчик 14.4 отсчитает r служебных бит пакета и переполнится, импульс с его выхода, поступающий на третий вход первого ключа 14.7, переключает его в положение «0», и импульсы считывания полезной информации из буферного накопителя 11 или буфера квитирования 56, поступающие с выхода одного из счетчиков 14.2.114.2.К, идут на выход «0» первого ключа 14.7. В результате работы описанного алгоритма, начиная с момента появления импульса на выходе счетчика 14.2.1.1, означающего начало очередного окна, с выхода «1» первого ключа 14.7 на второй выход блока генерации опорных частот 14 поступает r импульсов с периодичностью переполнения счетчика 14.2.1 и в соответствии с наименьшей скоростью передачи - импульсы считывания битов служебной информации, после чего первый ключ 14.7 переключается в положение «0», и с его выхода «0» на третий выход блока генерации опорных частот 14 поступает q импульсов с периодичностью переполнения одного из счетчиков 14.2.114.2.К в зависимости от управляющего сигнала выбора скорости передачи, поступающего на вход блока генерации опорных частот 14 - импульсы считывания битов полезной информации. При этом r - постоянная величина, а q - изменяется в соответствии с сигналами адаптации скорости передачи.

Параллельно с этим происходит поступление информации на передачу (при ее наличии в данный момент) с выхода источника цифровой информации 1 на первый вход буферного накопителя 2 до тех пор, пока он не переполнится и импульсом сигнализации о переполнении со своего первого выхода на вход источника цифровых данных 1 не прервет их поступление. Источник цифровой информации 1 периодически пытается записать новые данные в буферный накопитель 2. Если часть данных считана из буферного накопителя 2 и передана, то буфер принимает новые данные, иначе сигналом переполнения запрещает запись новой информации. Сигнал с выхода источника цифровой информации 1 поступает также и на первый вход динамического счетчика 3, значение которого увеличивается при записи битов полезной информации в буферный накопитель 2 на число, соответствующее количеству бит, поступивших в буфер, и уменьшается при их считывании и отправлении на передачу на соответствующее количество считанных из буфера бит посредством параллельной подачи считываемых бит со второго выхода буферного накопителя 2 на второй вход динамического счетчика 3. Значение этого счетчика в каждый момент времени показывает сколько бит полезной информации ожидает передачи в буферном накопителе 2, если таковые имеются. С первого выхода блока генерации опорных частот 14 импульс начала окна поступает на вторые входы триггеров 15, 17 и открывает их для прохождения сигналов с первых входов триггеров на их выходы. Импульс начала окна с первого выхода блока генерации опорных частот 14 также поступает на третий вход динамического счетчика 52 и вызывает выдачу с его выхода сигнала на первый вход ключа наличия информации в буфере 12. Этот сигнал переключает ключ в нулевое положение, если значение динамического счетчика равно нулю, и в единичное положение при любом другом значении динамического счетчика 3. Таким образом, определяется, будет ли происходить считывание битов полезной информации из буферного накопителя 2 или стандартной последовательности битов из буфера квитирования 13 при отсутствии полезных данных на передачу. Импульс начала окна с первого выхода блока генерации опорных частот 14 также поступает на вход 1.1 блока хранения служебной информации 16, в результате чего происходит считывание служебного поля «скорость передачи», которое однозначно определяет количество бит полезной информации в пользовательской части пакета, со второго выхода и поступление этого значения на четвертый вход блока расчета и добавления контрольной суммы 4, на второй вход второго буферного накопителя 5, на второй вход перемежителя 6, на третий вход блока кодирования 7, на второй вход модулятора 9, на второй вход усилителя мощности 10 и на первый вход первого синтезатора частот 24. Полученные перечисленными устройствами значения количества бит пользователя в текущем пакете запоминаются во всех этих устройствах и позволяют осуществлять их работу с фиксированными параметрами для постоянного числа r бит служебной части пакета и с адаптируемыми параметрами для переменного количества q бит информации пользователя. Импульс начала окна с первого выхода блока генерации опорных частот 14 также поступает на первый вход электронных часов 18 и фиксирует точное время начала передачи пакета. Это время и будет считаться текущим для пакета, передаваемого в данном окне. Сами электронные часы являются фактически элементом памяти, хранящим значение текущего времени начала передачи очередного окна в сочетании с кварцевыми электронными часами. Значение времени с выхода электронных часов 18 поступает на вход 1.4 блока хранения служебной информации 16 и записывается в него. Импульс начала окна с первого выхода блока генерации опорных частот 14 также поступает на вход счетчика 19, увеличивая его на единицу. Этот счетчик переполняется при подсчете двух импульсов на своем входе, затем сбрасывается в начальное состояние, он обеспечивает работу приемной части приемопередатчика только в приемном окне. С появлением на первом выходе блока генерации опорных частот 14 импульса начала окна, на его втором выходе начинают появляться импульсы считывания битов служебной информации из блока хранения служебной информации 16. Эти импульсы проходят через открытый импульсом начала окна второй триггер 15 и с его выхода поступают на вход 1.2 блока хранения служебной информации 16. Каждый импульс считывает один бит служебной информации, который с первого выхода блока хранения служебной информации 16 поступает на третий вход блока расчета и добавления контрольной суммы 4, который обрабатывает их, производя расчет, и со своего выхода отправляет их на первый вход второго буферного накопителя 5. В нем биты заголовка хранятся до накопления всех битов пакета. После прохождения r импульсов со второго выхода блока генерации опорных частот 14, осуществления считывания этими импульсами всей служебной информации из блока хранения служебной информации 16 и накопления их во втором буферном накопителе 4, в блоке генерации опорных частот происходит переключение второго коммутатора 14.5 и на его выходе начинают появляться импульсы с его третьего входа. Это импульсы считывания полезной информации, которые идут с периодичностью, определяемой адаптируемой скоростью передачи информации. С третьего выхода блока генерации опорных частот эти импульсы проходят через открытый в окне на передачу третий триггер 17 на второй вход ключа наличия информации в буфере 12. Если есть информация на передачу, ключ наличия информации в буфере находится в состоянии «1» и импульсы с его второго входа поступают на второй вход буферного накопителя 2, иначе - на вход буфера квитирования 13. Этими импульсами считывается определенное (определяемое скоростью передачи информации) количество бит информации q, которые со второго выхода буферного накопителя 2, либо с выхода буфера квитирования 13, поступают на первый, либо второй, соответственно, вход блока расчета и добавления контрольной суммы 4. Этот процесс продолжается до тех пор, пока не будет осуществлен расчет контрольной суммы по всем битам пакета. После обработки в блоке расчета и добавления контрольной суммы, биты пакета поступают с его выхода на первый вход второго буферного накопителя 5 и там хранятся. Когда через блока расчета и добавления контрольной суммы 4 прошел последний бит пакета, с его выхода на первый вход второго буферного накопителя 5 поступают биты выработанной контрольной суммы. По окончании этого процесса с выхода второго буферного накопителя 5 на первый вход перемежителя 6 поступает сигнал об окончании формирования пакета в буфере, в результате чего с первого выхода перемежителя 6 на третий вход второго буферного накопителя 5 поступают импульсы считывания битов пакета в последовательности, отличной от порядка их поступления, причем биты служебной части перемешиваются между собой, а биты полезной информации и контрольной суммы - отдельно так, чтобы биты служебной части пакета не перемешивались с битами пользовательской части и контрольной суммы. Перемеженные биты информации поступают со второго выхода перемежителя 6 на первый вход блока кодирования 7, который осуществляет помехоустойчивое кодирование r перемеженных бит заголовка наиболее избыточным кодом, q бит полезной информации и w бит контрольной суммы помехоустойчивым кодом в соответствии с адаптируемым значением. Кодирование полезной части пакета осуществляется тем кодом из набора используемых, который установлен либо блоком управления кодированием 33 (таким образом, осуществляется адаптация передаваемого сигнала по виду кодирования в случае неудовлетворительного качества приема), либо в соответствии с сигналом, пришедшим с первого выхода блока выделения служебной информации 22 (таким образом, осуществляется согласование вида кодирования сигнала с тем, который установлен на дальнем конце радиолинии). Далее биты информации поступают с выхода блока кодирования 7 на первый вход сумматора по модулю два 8, в котором происходит наложение S₁ тактов ПСП ШПС на один бит служебной информации. Число S₁ определяется тем во сколько раз частота тактовых импульсов, поступающих с четвертого выхода блока генерации опорных частот 10 на второй вход ГПСП ШПС 31 больше частоты импульсов на втором выходе блока генерации опорных частот 14. Таким образом, достигается увеличение помехоустойчивости передаваемого сигнала в K_ШПС2·В раз [Варакин Л.Е. «Системы связи с шумоподобными сигналами». - М.: Радио и связь, 1985. - 384 с.], где B=F·T - база сигнала. База фазоманипулированного шумоподобного сигнала, полученного непосредственной модуляцией несущей псевдослучайной последовательностью, в S₁ раз больше базы соответствующего цифрового сигнала без наложения ПСП ШПС при условии, что на длительности одного информационного символа цифровой информации укладывается целое число S₁, кодовых элементов ПСП ШПС [Борисов В.И., Зинчук В.М., Лимарев А.Е., Мухин Н.П., Нахмансон Г.С. «Помехозащищенность систем радиосвязи с расширением спектра сигналов модуляцией несущей псевдослучайной последовательностью». - М.: Радио и связь, 2003. - 640 с.]. Таким образом, результирующее повышение помехоустойчивости определяется соотношением K_ШПС2·S₁·B₀, где B₀ - база фазоманипулированного сигнала цифровой информации без наложения ПСП ШПС. Импульсы с четвертого выхода блока генерации опорных частот 14 задают частоту формирования ГПСП ШПС 31 двоичных псевдослучайных значений на своем выходе. Далее биты информации с наложенной на них ПСП ШПС поступают с выхода сумматора по модулю два 8 на первый вход модулятора 9, в котором осуществляется фазовая манипуляция битов информации пакета на частоте сигнала, поступающего на четвертый вход модулятора с выхода первого синтезатора частот 24. Первый синтезатор частот 24 производит выдачу частоты на свой выход в соответствии с номером частоты, поступающим на его второй и третий вход с блока генерации ПСП ППРЧ 25. На второй вход первого синтезатора частот 24 приходит номер частоты, которую необходимо синтезировать для передачи полезной части пакета (формируется в соответствии с динамически адаптирующейся ППРЧ) с первого выхода блока генерации ПСП ППРЧ 25, а на третий вход синтезатора приходит номер частоты для передачи служебной части пакета (в соответствии с фиксированной ППРЧ).

Рассмотрим подробнее работу блока генерации ПСП ППРЧ 25 (фиг.4). Начальная установка разрешенных частот, поступающая перед началом сеанса связи на вход 1.2 блока генерации ПСП ППРЧ 25, подается на входы 2.12.К первого элемента памяти 25.1 и на входы 1.11.К второго элемента памяти 25.7 и записывается в них побитно. Начальная установка разрешенных частот представляет собой последовательность из К нулей и единиц, причем единица означает, что частота с соответствующим номером разрешена, 0 - запрещена. В момент начала передачи пакета со входа 1.1 блока генерации ПСП ППРЧ 25 импульс начала окна поступает одновременно на входы 1.11.К первого элемента памяти 25.1 и производит считывание текущей таблицы частот. В первом окне на передачу текущая таблица в первом элементе памяти 25.1 совпадает с таблицей начальной установки, далее она будет корректироваться в соответствии с таблицами разрешенных частот, поступающими с дальнего конца радиолинии и с выходов контрольных приемников, а таблица во втором элементе памяти 25.7 всегда совпадает с таблицей начальной установки разрешенных частот и не изменяется в процессе осуществления сеанса связи. Импульс, поступающий на вход 1.1 первого элемента памяти 25.1, извлекает значение, содержащееся в первой ячейке памяти, и отправляет его на первый выход первого элемента памяти 25.1. Аналогично, импульс, поступающий на вход 1.2 первого элемента памяти 25.1, извлекает значение, содержащееся во второй ячейке памяти, и отправляет его на второй выход первого элемента памяти 25.1, и так далее происходит считывание до К - и ячейки памяти. Считанные значения с выходов 1К первого элемента памяти 25.1 одновременно поступают на входы третьего сумматора 25.2, на выходе которого появляется сигнал, равный сумме считанных единиц и, таким образом, количеству разрешенных частот (в первом окне количество разрешенных частот равно их количеству в начальной установке, приходящей на вход 1.2 блока генерации ПСП ППРЧ 25, затем, в процессе обмена информацией с приемопередатчиком на дальнем конце радиолинии и учета помеховой обстановки на обоих концах радиолинии количество просуммированных третьим сумматором 25.2 разрешенных частот может меняться). Сигнал с выхода третьего сумматора 25.2 поступает на второй вход ГПСП 25.5. Значение суммы количества разрешенных частот необходимо ГПСП для масштабирования диапазона выдаваемых псевдослучайных чисел с учетом таблиц разрешенных на дальнем и на ближнем концах радиолинии частот и таблицы частот, разрешенных по условиям ЭМС. Одновременно с этим импульс начала окна подается со входа 1.1 блока ПСП ППРЧ 25 на входы 2.12.К второго элемента памяти 25.7, содержащего таблицу разрешенных по условиям ЭМС частот. По поступлении этого импульса происходит считывание этой таблицы с выходов 2.12.К второго элемента памяти 25.7. Считанные значения поступают на входы 1К четвертого сумматора 25.6, с выхода которого на третий вход ГПСП 25.5 поступает сумма количества частот, разрешенных по условиям ЭМС, без учета помеховой обстановки на обоих концах радиолинии (эта сумма однозначно определяется начальной установкой и не изменяется в процессе осуществления сеанса связи). Одновременно с описанным считыванием и суммированием, импульс начала окна подается со входа 1.1 блока генерации ПСП ППРЧ 25 на первый вход ГПСП 25.5 и инициирует выработку им на первом выходе псевдослучайного значения номера частоты, на которой будет передаваться полезная информация пакета в текущем окне, а на втором выходе - псевдослучайного значения номера частоты, на которой будет передаваться или приниматься служебная часть пакета в текущем окне. Псевдослучайное значение номера частоты на первом выходе ГПСП 25.5 масштабируется с учетом таблиц разрешенных на ближнем и на дальнем конце радиолинии частот и частот, разрешенных по условиям ЭМС, и является адаптивным. Псевдослучайное значение номера частоты на втором выходе ГПСП 25.5 масштабируется с учетом только разрешенных по условиям ЭМС частот (эта таблица одинакова на обоих концах радиолинии), и не является адаптивным. Этим обеспечивается прием служебной части пакета в соответствии с фиксированным псевдослучайным законом изменения частот, который заранее известен на обоих концах радиолинии, а благодаря жестокой временной синхронизации, частота, на которой передавался пакет всегда известна на приемном конце. Прием же полезной части пакета производится на частоте, которая заранее неизвестна на приемной стороне из-за адаптации ее в соответствии с помеховой обстановкой на дальнем конце радиолинии, изменения которой предугадать невозможно, и номер частоты, на которой необходимо производить прием полезной части пакета извлекается из принятой на известной частоте служебной части пакета. Выработанное на первом выходе ГПСП 25.5 значение номера частоты i1 поступает на первый вход первого блока выборки 25.3, который осуществляет поиск i1-й разрешенной частоты в общем массиве частот. Для этого первый блок выборки последовательно опрашивает ячейки памяти первого элемента памяти 25.1, начиная с первой. Если в ячейке записана единица, к внутреннему счетчику первого блока выборки прибавляется единица, иначе - не прибавляется. Такой опрос и накопление происходит до тех пор, пока внутренний счетчик на i1 элементов первого блока выборки 25.3 не переполнится, тогда номер ячейки, на которой внутренний счетчик накопил i1 элементов, будет номером частоты j1 в общем наборе, на которой должна производиться передача полезной части пакета в текущем окне. Значение j1 номера частоты, на которой необходимо производить передачу полезной части пакета, учитывающее помеховую обстановку на обоих концах радиолинии и начальную установку разрешенных частот по условиям ЭМС со второго выхода первого блока выборки 25.3, подается на первый выход блока ПСП ППРЧ 25. Аналогично выработанное на втором выходе ГПСП 25.5 значение номера частоты i2 поступает на второй вход второго блока выборки 25.8, который осуществляет поиск i2-й разрешенной частоты в общем массиве частот путем опроса второго элемента памяти 25.7 и внутреннего накопления, как описано выше, и находит соответствующий номер j2 частоты в общем списке используемых частот. Значение j2 номера частоты, учитывающее только начальную установку разрешенных частот по условиям ЭМС, со второго выхода второго блока выборки 25.8, подается на второй выход блока генерации ПСП ППРЧ 25. Учет помеховой обстановки на обоих концах радиолинии осуществляется посредством наложения таблицы разрешенных частот, поступающей с выходов 1К решающего устройства 65 на таблицу разрешенных частот, установленную начальной установкой для обеспечения ЭМС. При приеме очередного пакета решающее устройство считывает таблицу разрешенных на ближнем конце частот, полученную в результате работы 1К контрольных приемников 21.121.К и сопоставляет ее с таблицей разрешенных частот из служебной части очередного принятого пакета. На выходы 1К решающего устройства 20 подается таблица, в которой разрешены только те частоты, которые свободны от помех, как на ближнем, так и на дальнем конце радиолинии. Параллельно с таблицей разрешенных частот с выхода 1.1 решающего устройства подается синхроимпульс на входы 3.13.К второго элемента памяти 25.7 блока генерации ПСП ППРЧ 25. Посредством этого импульса происходит одновременное считывание значений таблицы разрешенных частот, записанной во второй элемент памяти 25.7 во время начальной установки и подача их на первые входы соответствующих элементов «и» 25.4.125.4.К, на вторые входы которых поступает таблица разрешенных частот с выходов 1К решающего устройства 20. В результате такого наложения на выходах элементов «и» получается таблица разрешенных частот с учетом помеховой обстановки на обоих концах радиолинии и начальной установки по условиям ЭМС. Результирующая таблица разрешенных частот поступает с выходов соответствующих элементов «и» 25.4.125.4.К на входы 3.13.К первого элемента памяти 25.1, записывается в соответствующие ячейки памяти этого элемента и будет использована при генерации следующего значения номера частоты в ГПСП 25.5, которое будет выдано с его первого выхода.

Модулятор, выбирает ту частоту, на которой производить преобразование: для служебных битов - в соответствии с фиксированной ППРЧ с учетом условий ЭМС, для битов пользователя - в соответствии с ППРЧ, адаптируемой по результатам оценки помеховой обстановки на обоих концах радиолинии и с учетом условий ЭМС. Тип модуляции задается управляющим сигналом, который приходит с выхода блока управления видом модуляции 36, либо с шестого выхода блока выделения служебной информации 22 (подстройка под вид модуляции на дальней стороне радиолинии), на третий вход модулятора 9. Фазоманипулированный сигнал с выхода модулятора поступает на первый вход усилителя мощности 10, в котором происходит его усиление. Величина усиления задается управляющим сигналом, который приходит с выхода блока управления мощностью передачи 35 на третий вход усилителя 10. С его выхода сигнал подается на вход антенно-фидерного устройства 11 и излучается в пространство. Общая структура пакета изображена на фиг.5.

В следующем окне осуществляется прием пакета с дальнего конца радиолинии. Блок генерации опорных частот 14 выдает со своего первого выхода импульс начала окна, который подается на вторые входы второго и третьего триггеров 15, 17 и закрывает их. Теперь сигналы, поступающие на первые входы этих триггеров, не будут проходить на их выходы. Импульс начала окна также подается на первый вход электронных часов 18 и устанавливает текущее время для данного окна. С первого выхода блока генерации опорных частот 14 сигнал поступает на первый вход блока генерации ПСП ППРЧ 25, который генерирует номер частоты, на которой необходимо осуществлять прием заголовка пакета и подает его со своего второго выхода на первый вход приемника 26. Импульс начала окна также подается на вход счетчика 19, который переполняется этим импульсом, выдает импульс на свой выход и сбрасывается в начальное состояние. С выхода счетчика 19 импульс поступает на первый вход блока выделения служебной информации 22, на вход 1.1 решающего устройства 20 и на первые входы контрольных приемников 21.121.К. Контрольные приемники непрерывно осуществляют контроль помеховой обстановки на всех К используемых частотах и выдают результаты измерений в виде таблицы разрешенных частот со своих выходов на входы 1К решающего устройства 20 по приходу на их первые входы импульса с выхода счетчика 19. Одновременно с этим с выхода антенно-фидерного устройства 11 принимаемый сигнал поступает на второй вход приемника 26.

Рассмотрим работу приемника 26, схема которого приведена на фиг.6. В начале окна на прием на третий вход приемника 26 поступает импульс с выхода счетчика 1.3 19. С третьего входа приемника 26 этот сигнал поступает на второй вход шестого ключа 26.11 и переводит его в нулевое состояние. Биты заголовка принимаемого пакета поступают с выхода АФУ 11 на третий вход шестого ключа 26.11, который находится в нулевом состоянии. Биты заголовка принимаемого пакета с выхода «0» ключа 26.11 поступают на первый вход преобразователя частоты 26.5, на второй вход которого поступает сигнал на частоте, на которую необходимо производить преобразование. Номер этой частоты поступает со второго выхода блока генерации ПСП ППРЧ 25 на вход второго синтезатора частот 26.6, который и осуществляет генерацию необходимого сигнала и подает его на второй вход первого преобразователя частоты 26.5. Далее сигнал с выхода первого преобразователя частоты 26.5 поступает на вход первого усилителя промежуточной частоты 26.4, в которой он усиливается. С его выхода сигнал поступает на первый демодулятор 26.3, который осуществляет демодуляцию по заранее известному виду модуляции битов служебной части пакета, а затем с его выхода сигнал поступает на второй вход первого блока корреляционной обработки 26.2, в котором с битов заголовка пакета снимается наложенная на них на передающей стороне ПСП ШПС с помощью сигнала, поступающего на его первый вход со второго выхода ГПСП ШПС 31. Биты заголовка пакета в цифровом виде поступают с выхода первого блока корреляционной обработки 26.2 на вход блока синхронизации и выделения служебной информации 26.1. В этом блоке происходит «захват» пакета по его первому заголовку, содержащему синхропоследовательность, в результате чего блок определяет моменты времени, когда начнутся значащие биты заголовка и момент начала бит полезной информации. Сигнал начала следования битов полезной информации поступает с третьего выхода блока синхронизации и выделения служебной информации 26.1 на первый вход шестого ключа 26.11 и переводит его в единичное состояние. Также в блоке синхронизации и выделения служебной информации 26.1 происходит выделение части заголовка, информирующей приемник о номере частоты, на которой необходимо осуществлять прием пользовательской части пакета. Соответствующий сигнал передается со второго выхода блока синхронизации и выделения служебной информации 26.1 на вход третьего синтезатора частот 26.12. Блок синхронизации и выделения служебной информации 26.1, использовав значения первых двух частей заголовка (синхронизации и номера частоты), снимает их и отправляет оставшуюся часть заголовка на свой первый выход, с которого сигнал поступает на выход приемника 26. Шестой ключ 26.11 переключается в единичное состояние по сигналу с блока синхронизации и выделения служебной информации 26.1 в момент начала поступления битов полезной информации, которые с четвертого входа приемника 26 поступают на первый вход второго преобразователя частоты 26.10. Входной сигнал, преобразованный на частоту с номером, выделенным из заголовка принимаемого пакета, посредством сигнала, подаваемого с выхода третьего синтезатора частот 26.12 на второй вход второго преобразователя частоты 26.10, поступает на вход второго усилителя промежуточной частоты 26.9, с выхода которого усиленный сигнал поступает на вход второго демодулятора 26.8, который осуществляет демодуляцию сигнала в соответствии с номером вида модуляции, который был выделен из служебной части текущего пакета и выдан с шестого выхода блока выделения служебной информации 22 через пятый вход приемника 26 на второй вход второго демодулятора 26.8. С его выхода выделенный цифровой сигнал поступает на второй вход второго блока корреляционной обработки 26.7, который снимает ПСП ШПС с битов полезной информации с помощью сигнала, поступающего на его первый вход со второго входа ГПСП ШПС 31. Закодированные биты полезной информации с выхода второго блока корреляционной обработки 26.7 поступают на выход приемника 26.

Биты пакета поступают на второй вход блока декодирования 27, в котором происходит снятие избыточности помехоустойчивого кода: для служебной части в соответствии с фиксированным видом кодирования, для пользовательской части - в соответствии с номером кода, который поступил по окончании процесса интерпретации заголовка с пятого выхода блока выделения служебной информации 22 на первый вход блока декодирования 27. С выхода блока декодирования 27 биты пакета поступают на второй вход третьего буферного накопителя 28. Как только заголовок полностью поступил в третий буферный накопитель, с его выхода на вход деперемежителя 29 поступает сигнал разрешения. Деперемежитель начинает считывать биты заголовка в порядке, обратном тому, который был при перемежении в процессе передачи, и выдает их со своего выхода на вход блока проверки контрольной суммы 30. Аналогично, когда перестанут поступать биты полезной части пакета и все будут накоплены в третьем буферном накопителе 28, происходит их считывание деперемежителем 29, непосредственно деперемежение и выдача блоку проверки контрольной суммы 30. Если контрольная сумма по всему пакету оказывается верной, со второго выхода блока проверки контрольной суммы 30 на первые входы счетчиков 1.4 37 и 1.5 38 поступает сигнал, иначе поступает сигнал с третьего выхода блока проверки контрольной суммы 30 на вторые входы счетчиков 1.4 37 и 1.5 38. При накоплении появлении сигнала на первых входах счетчик 1.4 увеличивается на единицу, а счетчик 1.5 сбрасывается, при появлении сигнала на вторых входах, наоборот счетчик 1.4 сбрасывается, а счетчик 1.5 увеличивается на единицу. При переполнении счетчика 1.4 37, он сбрасывается, а с его выхода на первый вход процессора 32 поступает сигнал на адаптацию параметров в сторону снижения помехозащищенности передаваемой информации и увеличения скорости передачи (благоприятные помеховые условия) и наоборот, при переполнении счетчика 1.5 38, он сбрасывается, а с его выхода на второй вход процессора 32 поступает сигнал на адаптацию параметров в сторону увеличения помехозащищенности передаваемой информации и снижения скорости передачи (неблагоприятные помеховые условия). С первого выхода блока проверки контрольной суммы 30 информационные биты поступают на второй вход блока выделения служебной информации 22.

Рассмотрим подробнее работу блока выделения служебной информации 22 (фиг.7). В начале окна на прием с выхода переполнившегося счетчика 1.3 64 на первый вход блока выделения служебной информации 22 поступает импульс, который поступает далее на первые входы ключей 22.122.4 и 22.9, переводит их в состояние «0», и на первые входы счетчиков 22.522.8 и 22.10, сбрасывает их в нулевое состояние. На второй вход блока выделения служебной информации 22 начинают поступать биты неполного заголовка принимаемого пакета, из которого исключены биты синхронизации и номера частоты, которые были использованы и удалены из заголовка внутри приемника 26. Биты заголовка принимаемого пакета, поступающие на второй вход блока выделения служебной информации 22, идут на вторые входы шестого ключа 22.9 и восьмого счетчика 22.10. Шестой ключ 22.9 находится в положении «0» и отправляет приходящие на него биты на 6-й выход блока выделения служебной информации. Восьмой счетчик 22.10 переполняется при подсчете r3 бит, поступивших на его второй вход (количество битов в заголовке, отвечающих за вид модуляции). При переполнении счетчик выдает импульс со своего выхода на третий вход шестого ключа 22.9, который переводит ключ в состояние «1» и все последующие биты информации, поступающие на второй вход ключа, будут отправляться дальше по цепочке с выхода «1» шестого ключа 22.9 на второй вход пятого ключа 22.4 и второй вход седьмого счетчика 22.8. В результате работы связки шестой ключ 22.9 - восьмой счетчик 22.10 на 6-й выход блока выделения служебной информации 22 отправлено r3 бит служебной информации, которые извещают приемную часть о виде модуляции, посредством которой передавался текущий пакет на дальнем конце радиолинии. Аналогичным образом происходит выделение связкой пятый ключ 22.4 - седьмой счетчик 22.8 r4 бит служебной информации, извещающей приемную часть о номере кода; четвертый ключ 22.3 - шестой счетчик 22.7 r5 бит служебной информации, извещающей приемную часть о номере скорости, на которой передавался пакет; связкой третий ключ 22.2 - пятый счетчик 22.6 r6 бит служебной информации, извещающей приемную часть о моменте времени формирования пакета; связкой второй ключ 22.1 - четвертый счетчик 22.5 r7 бит служебной информации, извещающей приемную часть о разрешенных для осуществления радиосвязи частотах на дальнем конце радиолинии. Восьмая служебная часть r8 бит не несет никакой смысловой нагрузки и служит в качестве защитного интервала времени на осуществление обработки аппаратурой заголовочной части и подготовки к приему полезной части пакета с заданными параметрами. Информация третей части заголовка r3 (вид модуляции) подается с шестого выхода блока выделения служебной информации 22 на вход 1.6 блока хранения служебной информации 16, а также на третий вход модулятора 9. Информация четвертой части заголовка r4 подается с пятого выхода блока выделения служебной информации 22 на вход 1.5 блока хранения служебной информации 16, на второй вход блока кодирования 7 и информирует его о необходимости осуществлять кодирование в следующем окне на передачу тем же кодом, что и в принятом пакете - согласование номера кода, а также на первый вход блока декодирования 27. Информация пятой части заголовка r5 подается с четвертого выхода блока выделения служебной информации 22 на вход 1.3 блока хранения служебной информации 16, а также на первый вход блока генерации опорных частот 14 и заставляет коммутатор 14.3 переключиться на тот счетчик, который соответствует скорости передачи текущего принимаемого пакета. Таким образом, обеспечивается передача пакета в следующем окне на той же скорости, что и на дальнем конце радиолинии - согласование скорости. Информация шестой части заголовка r6 (время) подается с третьего выхода блока выделения служебной информации 22 на второй вход электронных часов 18. По этому сигналу производится коррекция электронных часов в соответствии с содержимым служебной части принятого пакета. Такая подстройка электронных часов производится для постоянного поддержания приемопередающих устройств на обоих концах радиолинии в синхронизме, осуществляется в конце приемного окна для того, чтобы не сбивался процесс принятия текущего пакета. Информация седьмой части заголовка r7 (таблица разрешенных частот) подается со второго выхода блока выделения служебной информации 22 на вход 1.2 решающего устройства. Посредством этого ведется учет помеховой обстановки на дальнем конце радиолинии.

Рассмотрим подробнее работу решающего устройства 20 (фиг.8). В начале окна на прием с выхода счетчика 1.3 19 поступает импульс на первые входы контрольных приемников 21.121.К. Посредством этого импульса происходит считывание значений разрешенных частот в двоичном виде, измеренных контрольными приемниками. Если контрольный приемник, отслеживающий наличие помех на i-й частоте принял решение, что частота свободна от помех, то с его выхода поступает единица, иначе - ноль. Таблица разрешенных частот поступает со входов 1К решающего устройства 20 на входы 1.11.К четвертого элемента памяти 20.4, в котором происходит запись этой таблицы в соответствующие ячейки памяти. С третьего выхода блока выделения служебной информации 22 на вход 1.2 решающего устройства 20 поступает таблица разрешенных на дальнем конце радиолинии частот. Со входа 1.2 решающего устройства 20 эта таблица последовательно поступает на входы 2.12.К третьего элемента памяти 20.2 и записывается в соответствующие ячейки памяти. Импульс с выхода счетчика 19 поступает на вход линии задержки 20.1, в которой происходит задержка импульса на время, достаточное для приема заголовка текущего пакета, выделения таблицы разрешенных на дальнем конце радиолинии частот, записи таблиц разрешенных на дальнем и на ближнем концах радиолинии частот в третий и четвертый элементы памяти 20.2 и 20.4. С выхода линии задержки 20.1 импульс поступает на выход 1.1 решающего устройства 20, на входы 1.11.К третьего элемента памяти 20.2 и на входы 2.12.К четвертого элемента памяти 20.4. Этим импульсом из обоих элементов памяти считываются таблицы разрешенных частот, и с их выходов 1К считанные значения поступают на первые и вторые входы элементов «и» 20.3.120.3.К. В этих элементах происходит логическое умножение значений таблиц разрешенных на ближнем и на дальнем концах радиолинии разрешенных частот. С выходов соответствующих элементов «и» 20.3.120.3.К на выходы 1К решающего устройства 20 поступает результирующая таблица разрешенных частот, в которой разрешены (имеют единичное значение в таблице) только те частоты, которые разрешены как на ближнем, так и на дальнем конце радиолинии. Эта результирующая таблица частот с выходов 1К решающего устройства 20 поступает на входы 1К блока хранения служебной информации 16 и на входы 1К блока генерации ПСП ППРЧ 25.

С первого выхода блока выделения служебной информации 22 биты пользовательской части пакета передаются на вход получателя цифровой информации 23.

Преобразование исходного цифрового сигнала в излучаемый сигнал (фиг.9) включает следующие стадии: (а) исходный цифровой сигнал на выходе источника цифровой информации 1, (б) сигнал на выходе декодера, (в) начальная часть сигнала на выходе сумматора по модулю два после осуществления наложения на (д) сигнал ГПСП ШПС 31, (г) сигнал на выходе модулятора 9 после фазовой манипуляции.

Технически вся цифровая часть приемопередатчика может быть реализована посредством программируемой логической интегральной схемы Altera, контроллеры скорости, кодов, мощности и вида модуляции - на базе микроконтроллеров AVR.

Многопараметрическая адаптивная система передачи информации, содержащая источник цифровой информации, выход которого соединен с первым входом буферного накопителя, с первым входом динамического счетчика, выход которого соединен с первым входом ключа наличия информации в буфере, выход «0» которого соединен со входом буфера квитирования; первый выход буферного накопителя соединен со входом источника цифровой информации; выход «1» ключа наличия информации в буфере соединен со вторым входом буферного накопителя, второй выход которого соединен со вторым входом динамического счетчика; блок кодирования, выход которого соединен с первым входом сумматора по модулю два, выход которого соединен с первым входом модулятора, выход которого соединен с первым входом усилителя мощности, выход которого соединен со входом антенно-фидерного устройства, выход которого соединен со вторыми входами контрольных приемников и с четвертым входом приемника; блок генерации опорных частот, первый выход которого соединен с первым входом электронных часов, со входом счетчика 1.3, выход которого соединен со входом 1.1 решающего устройства, а также с первыми входами контрольных приемников, выходы которых соединены со входами 1К решающего устройства; первый выход блока генерации опорных частот соединен также со вторым входом третьего триггера, выход которого соединен со вторым входом ключа наличия информации в буфере; первый выход блока генерации опорных частот соединен также со вторым входом второго триггера, выход которого соединен со входом 1.2 блока хранения служебной информации; первый выход блока генерации опорных частот соединен также с третьим входом динамического счетчика, со входом 1.1 блока генерации ПСП ППРЧ; второй выход блока генерации опорных частот соединен с первым входом второго триггера; третий выход блока генерации опорных частот соединен с первым входом третьего триггера; четвертый выход блока генерации опорных частот соединен со входом ГПСП ШПС, первый выход которого соединен со вторым входом сумматора по модулю два; первый выход процессора соединен со входом блока управления кодированием, выход которого соединен со входом 1.5 блока хранения служебной информации и вторым входом блока кодирования; второй выход процессора соединен со входом блока управления скоростью передачи, выход которого соединен с первым входом блока генерации опорных частот и входом 1.3 блока хранения служебной информации; третий выход процессора соединен со входом блока управления мощностью передачи, выход которого соединен с третьим входом усилителя мощности; второй выход ГПСП ШПС соединен со вторым входом приемника; первый выход блока генерации ПСП ППРЧ соединен со вторым входом первого синтезатора частот; второй выход блока генерации ПСП ППРЧ соединен с третьим входом первого синтезатора частот, выход которого соединен с четвертым входом модулятора; второй выход блока генерации ПСП ППРЧ также соединен с первым входом приемника; выходы 1К решающего устройства соединены соответственно со входами 1К блока хранения служебной информации и со входами 1К блока генерации ПСП ППРЧ; на вход 1.2 блока генерации ПСП ППРЧ поступают начальные настройки разрешенных частот (например, посредством введения с клавиатуры оператором); второй выход блока выделения служебной информации соединен со входом 1.2 решающего устройства, выход 1.1 которого соединен со входом 1.3 блока генерации ПСП ППРЧ; третий выход блока выделения служебной информации соединен со вторым входом электронных часов, второй выход которого соединен со входом 1.4 блока хранения служебной информации; четвертый выход блока выделения служебной информации соединен с первым входом блока генерации опорных частот; пятый выход блока выделения служебной информации соединен с первым входом блока декодирования, входом 1.5 блока хранения служебной информации и со вторым входом блока кодирования; выход счетчика 1.4 соединен с первым входом процессора; выход счетчика 1.5 соединен со вторым входом процессора; отличающаяся тем, что добавлены последовательно соединенные блок расчета и добавления контрольной суммы, второй буферный накопитель, перемежитель, причем первый выход перемежителя соединен с третьим входом второго буферного накопителя; выход буфера квитирования соединен со вторым входом блока расчета и добавления контрольной суммы; второй выход буферного накопителя соединен с первым входом блока расчета и добавления контрольной суммы; первый выход блока хранения служебной информации соединен с третьим входом блока расчета и добавления контрольной суммы; второй выход блока хранения служебной информации соединен с четвертым входом блока расчета и добавления контрольной суммы, со вторыми входами второго буферного накопителя, перемежителя, модулятора, усилителя мощности, с третьим входом блока кодирования и с первым входом первого синтезатора частот; второй выход перемежителя соединен с первым входом блока кодирования; блок управления видом модуляции, вход которого соединен с четвертым выход процессора, а выход - со входом 1.6 блока хранения служебной информации и третьим входом модулятора; последовательно соединенные третий буферный накопитель, деперемежитель, блок проверки контрольной суммы, причем первый выход блока проверки контрольной суммы соединен со вторым входом блока выделения служебной информации, первый выход которого соединен со входом получателя цифровой информации; выход приемника соединен со вторым входом блока декодирования, выход которого соединен со вторым входом третьего буферного накопителя; второй выход деперемежителя соединен с первым входом третьего буферного накопителя; второй выход блока проверки контрольной суммы соединен с первыми входами счетчиков 1.4, 1.5; третий выход блока проверки контрольной суммы соединен со вторыми входами счетчиков 1.4, 1.5; кроме того, первый выход блока генерации опорных частот соединен со входом 1.1 блока хранения служебной информации; первый выход блока генерации ПСП ППРЧ соединен со входом 1.7 блока хранения служебной информации; первый выход электронных часов соединен со вторым входом блока генерации опорных частот; выход счетчика 1.3 соединен с первым входом блока выделения служебной информации и третьим входом приемника; шестой выход блока выделения служебной информации соединен с пятым входом приемника, со входом 1.6 блока хранения служебной информации и с третьим входом модулятора.