Устройство согласования запаздывания сигналов в параллельных каналах связи

Полезная модель относится к области радиотехники, в частности к устройствам согласования запаздывания сигналов в параллельных каналах связи, и может быть применена в системах передачи информации по параллельным каналам связи.

Техническим результатом является расширение функциональных возможностей за счет автоматического согласования запаздывания сигналов в параллельных каналах связи путем задержки сигнала в том канале, в котором время запаздывания меньше.

Устройство содержит счетчик, элемент И, два блока задержки, дешифратор, триггер, сумматор по модулю два, блок отображения, датчики первого и второго каналов, выходы которых соединены со входами триггера и входами сумматора по модулю два, выход счетчика соединен с входом блока отображения, а триггер соединен с контрольными лампами, вход дешифратора соединен с выходом счетчика, вход которого соединен с выходом элемента И, первый вход которого соединен с выходом сумматора по модулю два, а второй вход соединен с тактовым входом устройства, первый и второй входы которого соединены с входами соответственно датчиков первого и второго каналов и информационными входами соответственно блоков задержки первого и второго каналов, управляющие входы которых соединены с соответствующими выходами триггера, соответствующие выходы дешифратора соединены с объединенными соответствующими входами блоков задержки первого и второго каналов задержки, выходы которых соединены с соответствующими выходами устройства, причем каждый блок задержки содержит N элементов задержки, где N равно максимальному количеству элементов задержки, N элементов И, элемент И с инверсным входом и элемент ИЛИ, первый вход которого соединен выходом первого элемента задержки, выход i-го элемента задержки соединен с выходом (i+1)-го элемента задержки, где i=1N, информационный вход i-го элемента задержки соединен с выходом i-го элемента И, первый вход i-го элемента И соединен с i-м входом блока, информационный вход которого соединен с объединенными вторыми входами элементов И третьи, объединенные входы которых соединены с управляющим входом устройства и инверсным входом элемента И с инверсным входом прямой вход которого соединен с информационным входом блока, выход которого соединен с выходом элемента ИЛИ, второй вход которого соединен с выходом элемента И с инверсным входом. 3 илл.

Полезная модель относится к области радиотехники, в частности к устройствам согласования запаздывания сигналов в параллельных каналах связи, и может быть применена в системах передачи информации по параллельным каналам связи.

Известно устройство синхронизации приемника шумоподобных сигналов [SU 1840647 А1, класс Н04В 1/00, 2007.08.10], содержащее управляемый генератор псевдослучайных последовательностей, входы которого соединены с выходом блока принятия решений и через делитель грубой и точной фазовой автоподстройки (ФАП) с управляемым генератором тактовых импульсов, а выходы через соответствующие корреляторы подключены к входам блока принятия решений, причем введены последовательно соединенные вычитающий блок, пропорциональное звено с изменяемым коэффициентом передачи, сумматор и интегратор с изменяемой постоянной времени, первый вход которого соединен с выходом вычитающего блока и входом пропорционального звена с переменным изменяемым коэффициентом передачи, выход которого соединен с первым входом сумматора, второй вход которого подключен к выходу интегратора с изменяемой постоянной времени, а выход - к входу управляемого генератора тактовых импульсов, соответствующие входы интегрирующего звена с изменяемой постоянной времени и пропорционального звена с изменяемым коэффициентом передачи соединены с выходом блока управления работой точной и грубой систем ФАП.

Недостатками данного устройства является отсутствие внутреннего контроля качества канала, а также большая элементная емкость и, как следствие сложное аппаратурное оформление.

Наиболее близким по технической сущности является устройство согласования запаздывания сигналов в параллельных каналах связи [RU 70431 U1, класс H04L 5/02, 2008.01.20], содержащее датчики первого и второго каналов, выходы которых соединены со входами триггера и входами сумматора по модулю два, выход которого соединен с первым входом схемы запрета и входом делителя на два, выход которого соединен с первым входом счетчика и вторым входом схемы запрета, выход которой соединен с входом вторым входом счетчика, выход которого соединен с входом блока отображения, причем триггер соединен с контрольными лампами.

Недостатком данного устройства является то, что в устройстве фактически осуществляется обнаружение факта запаздывания сигналов, принимаемых параллельными каналами связи, согласование запаздывания сигналов не производится.

Техническим результатом является расширение функциональных возможностей за счет автоматического согласования запаздывания сигналов в параллельных каналах связи путем задержки сигнала в том канале, в котором время запаздывания меньше.

Технический результат достигается тем, что в устройство согласования запаздывания сигналов в параллельных каналах связи, содержащее счетчик, триггер, сумматор по модулю два, блок отображения, датчики первого и второго каналов, выходы которых соединены со входами триггера и входами сумматора по модулю два, выход счетчика соединен с входом блока отображения, а триггер соединен с контрольными лампами дополнительно введены элемент И, два блока задержки и дешифратор, вход которого соединен с выходом счетчика, вход которого соединен с выходом элемента И, первый вход которого соединен с выходом сумматора по модулю два, а второй вход соединен с тактовым входом устройства, первый и второй входы которого соединены с входами соответственно датчиков первого и второго каналов и информационными входами соответственно блоков задержки первого и второго каналов, управляющие входы которых соединены с соответствующими выходами триггера, соответствующие выходы дешифратора соединены с объединенными соответствующими входами блоков задержки первого и второго каналов задержки, выходы которых соединены с соответствующими выходами устройства, причем каждый блок задержки содержит N элементов задержки, где N равно максимальному количеству элементов задержки, N элементов И, элемент И с инверсным входом и элемент ИЛИ, первый вход которого соединен выходом первого элемента задержки, выход i-го элемента задержки соединен с выходом (i+1)-го элемента задержки, где i=1N, информационный вход i-го элемента задержки соединен с выходом i-го элемента И, первый вход i-го элемента И соединен с i-м входом блока, информационный вход которого соединен с объединенными вторыми входами элементов И, третьи объединенные входы которых соединены с управляющим входом устройства и инверсным входом элемента И с инверсным входом, прямой вход которого соединен с информационным входом блока, выход которого соединен с выходом элемента ИЛИ, второй вход которого соединен с выходом элемента И с инверсным входом.

Введение указанных дополнительных элементов и последовательности их подключения позволяют обеспечить расширение функциональных возможностей за счет автоматического согласования запаздывания сигналов в параллельных каналах связи путем задержки сигнала в том канале, в котором время запаздывания меньше.

На фиг.1 - представлена блок-схема устройства.

На фиг.2 - функциональная схема устройства.

На фиг.3 - функциональная схема блока задержки.

Устройство (фиг.2) содержит датчики первого 1 и второго 2 каналов, сумматор 3 по модулю два, триггер 4, элемент И 5, счетчик 6, блок отображения 7, дешифратор 8, блоки задержки первого 9 и второго 10 каналов. Блок задержки содержит N элементов И 11 и N элементов задержки 12.

Устройство (фиг.1, фиг.2) содержит счетчик 6, триггер 4, сумматор по модулю два, блок отображения 7, элемент И 5, два блока задержки 9, 10, дешифратор 8, датчики первого 1 и второго 2 каналов, выходы которых соединены со входами триггера 4 и входами сумматора по модулю два 3, выход счетчика 4 соединен с входом блока отображения 7, а триггер 4 соединен с контрольными лампами, вход дешифратора 8 соединен с выходом счетчика 6, вход которого соединен с выходом элемента И 5, первый вход которого соединен с выходом сумматора по модулю два 3, а второй вход соединен с тактовым входом устройства, первый и второй входы которого соединены с входами соответственно датчиков первого 1 и второго 2 каналов и информационными входами соответственно блоков задержки первого 9 и второго 10 каналов задержки, управляющие входы которых соединены с соответствующими выходами триггера 4, соответствующие выходы дешифратора 8 соединены с объединенными соответствующими входами блоков задержки первого 9 и второго 10 каналов задержки, выходы которых соединены с соответствующими выходами устройства, причем каждый блок задержки 9 и 10 содержит N элементов задержки 12₁12_N, где N равно максимальному количеству элементов задержки, N элементов И 11₁11_N, элемент И с инверсным входом 13 и элемент ИЛИ 14, первый вход которого соединен выходом первого элемента задержки 12₁, выход i-го элемента задержки 12 _i соединен с выходом (i+1)-го элемента задержки 12 _i+1, где i=1N, информационный вход i-го элемента задержки 12_i соединен с выходом i-го элемента И 11_i, первый вход i-го элемента И 11_i соединен с i-м входом блока, информационный вход которого соединен с объединенными вторыми входами элементов И 11, третьи объединенные входы которых соединены с управляющим входом устройства и инверсным входом элемента И с инверсным входом 13, прямой вход которого соединен с информационным входом блока, выход которого соединен с выходом элемента ИЛИ 14, второй вход которого соединен с выходом элемента И с инверсным входом 13.

Устройство согласования запаздывания сигналов принимает одну и ту же информацию по двум параллельным каналам. Для обеспечения возможности работы этого устройства необходимо выполнить условия одновременности прихода одной и той же информации по двум параллельным каналам. Эти параллельные каналы, как правило, будут разнесены географически и образованы различными каналообразующими средствами. В результате информация по двум каналам будет приходить с различной задержкой во времени. Это объясняется, во-первых, различной протяженностью каналов связи и, следовательно, различной скоростью распространения сигналов, а во-вторых, различной задержкой электрических сигналов, как в оконечной каналообразующей аппаратуре, так и в пунктах переприема.

Устранение разности времени запаздывания (РВЗ) в УСЗСПКС можно осуществить включением в канал с меньшим запаздыванием линии задержки. Емкость этой линии определяется формулой:

где:

S - емкость линии задержки;

- максимальная РВЗ в параллельных каналах;

t₀ - длительность элементарного импульса.

Такая линия задержки (ЛЗ) может производить дискретное изменение времени задержки с шагом "t₀". Это, в свою очередь, требует определения РВЗ с точностью до "t₀ " или с точностью до тактовой частоты. Ввиду того, что в АПД используются различные скорости передачи, при расчете ЛЗ и устройства определения РВЗ необходимо использовать минимальную длительность элементарного импульса (t₀ мин) и максимальную тактовую частоту, а величину ЛЗ подбирать методом расчета или экспериментально.

Для определения РВЗ необходимо (фиг.1.), чтобы передатчик аппаратуры передачи данных (АПД) вырабатывал сигнал, который на приеме мог бы быть зафиксирован каждым из приемников первого и второго каналов и подан на соответствующий вход устройства через датчики первого 1 и второго 2 каналов. В качестве такого сигнала может быть использована комбинация "запрос", которая выделяется в обоих приемниках дешифраторами комбинации "запрос". Непосредственно передаваемая по каналам информация поступает после этих сигналов.

Так как эти комбинации в различных каналах задерживаются на разное время, то и сигналы запрос вырабатываются с той же задержкой. Определив время между этими сигналами, определяется и разность времени задержки информации. На основании этого определен принцип работы согласования запаздывания сигналов в параллельных каналах связи.

В исходном состоянии (фиг.2.) сумматор 3 по модулю два, счетчик 6 и блок отображения 7 находятся в нулевом состоянии.

Если разность времени запаздывания каналов равна нулю, то с выхода сумматора 3 по модулю два выдается запрещающий сигнал, и счетчик 6 не запускается. В этом случае отображающее устройство 7 показывает, что разность времени запаздывания равна нулю. Информация в датчики первого 1 и второго каналов 2 приходят с выходов дешифраторов комбинации "запрос" соответствующих каналов.

Если же разность времени запаздывания не равна нулю, то импульсы с датчиков первого 1 и второго 2 каналов аппаратуры передачи данных (АПД) поступают не одновременно. Пусть, например, время запаздывания в первом канале меньше, чем во втором. Тогда импульс с датчика первого канала 1 придет раньше. Этот импульс, во-первых, поступит на триггер 4, который изменит свое состояние так, что загорится сигнальная лампочка первого канала, и, во-вторых, добавит единицу в сумматор по модулю два 3 и через элемент И 5 запустит счетчик 6, который начнет считать импульсы тактовой частоты (F_T ).

Как только придет импульс с датчика второго канала 2, то триггер 4 изменит свое состояние и загорится сигнальная лампочка второго канала. Кроме того, этот импульс добавит единицу в сумматор по модулю два 3. Значение сумматор по модулю два 3 станет равным нулю, которое закрывает элемент И 5 и счетчик 6 фиксирует отсчитанное количество импульсов тактовой частоты, которое высвечивается на блоке отображения 7. Горящие лампы каналов свидетельствует о том, что в каналах имеет место запаздывание сигнала.

В данном случае необходимо в первый канал с помощью блока 9 задержки ввести искусственную задержку на время:

где:

S' - показания счетчика 6 на блоке отображения.

Отсчитанное количество импульсов тактовой частоты с выхода счетчика 6 поступает на вход дешифратора 8. В зависимости от значения отсчитанного количества импульсов счетчика 6 с одного из выходов дешифратора выдается разрешающий сигнал на соответствующие входы блоков задержки первого 9 и второго 10 каналов. Причем величина задержки информации может изменяться от нуля до N*t₀.

Так как рассматривается вариант, когда время запаздывания в первом канале меньше, чем во втором, необходимо осуществить задержку информации, поступающую по первому каналу, на время N*t₀. Для этого на соответствующие входы блоков задержки первого 9 и второго 10 каналов поступают сигналы с соответствующих выходов триггера 4. В блок задержки второго 10 канала (фиг.3.) выхода триггера 4 поступает запрещающий сигнал, то входная информация через элемент И 13 с инверсным вводом и элемент ИЛИ 14 выдается на выход без задержки. В то же время в блок задержки первого 9 канала выхода триггера 4 поступает разрешающий сигнал. И, в зависимости от того, на какой вход блока от дешифратора поступает разрешающий сигнал, информация передается через один или несколько элементов задержки 12 на вход элемента ИЛИ 14 и далее на выход блока и устройства с соответствующей по времени задержкой.

Предлагаемое устройство согласования сигналов в параллельных каналах связи обеспечивает надежное согласование запаздывания информации, принимаемых параллельными каналами связи и одновременного приема ее на оконечных пунктах.

Устройство согласования сигналов в параллельных каналах связи в принципе может использоваться и для определения времени запаздывания в дуплексном канале при необходимости набора статистики.

Устройство согласования сигналов в параллельных каналах связи целесообразно использовать как встроенный блок устройства параллельной работы.

Таким образом, устройство обеспечивает расширение функциональных возможностей за счет автоматического согласования запаздывания сигналов в параллельных каналах связи путем задержки сигнала в том канале, в котором время запаздывания меньше.

Устройство согласования запаздывания сигналов в параллельных каналах связи, содержащее счетчик, триггер, сумматор по модулю два, блок отображения, датчики первого и второго каналов, выходы которых соединены со входами триггера и входами сумматора по модулю два, выход счетчика соединен с входом блока отображения, а триггер соединен с контрольными лампами, отличающееся тем, что в него дополнительно введены элемент И, два блока задержки и дешифратор, вход которого соединен с выходом счетчика, вход которого соединен с выходом элемента И, первый вход которого соединен с выходом сумматора по модулю два, а второй вход соединен с тактовым входом устройства, первый и второй входы которого соединены с входами соответственно датчиков первого и второго каналов и информационными входами соответственно блоков задержки первого и второго каналов, управляющие входы которых соединены с соответствующими выходами триггера, соответствующие выходы дешифратора соединены с объединенными соответствующими входами блоков задержки первого и второго каналов задержки, выходы которых соединены с соответствующими выходами устройства, каждый блок задержки содержит N элементов задержки, где N равно максимальному количеству элементов задержки, N элементов И, элемент И с инверсным входом и элемент ИЛИ, первый вход которого соединен с выходом первого элемента задержки, первый вход i-гo элемента задержки соединен с выходом (i+1)-го элемента задержки, где i=1N-1, второй вход 1-го элемента задержки, где i=1N, соединен с выходом 1-го элемента И, первый вход 1-го элемента И соединен с i-м входом блока, информационный вход которого соединен с объединенными вторыми входами элементов И, третьи объединенные входы которых соединены с управляющим входом блока и инверсным входом элемента И с инверсным входом, прямой вход которого соединен с информационным входом блока, выход которого соединен с выходом элемента ИЛИ, второй вход которого соединен с выходом элемента И с инверсным входом.