Устройство автоматической подстройки скорости поступающих данных асинхронного информационного потока

 

Изобретение относится к области телекоммуникационных систем, средств связи, автоматики, к технологиям транспортных сетей передачи данных и других, в частности к средствам, обеспечивающим долговременную стабильность непрерывно поступающих данных при значительных расхождениях частот генераторов передающего и приемного узлов. Известно, что при взаимодействии, например, асинхронных сетей на приемной стороне сети периодически могут «проскальзывать» сбои, обусловленные расхождением частот генераторов передающей и приемной сторон информационного потока передачи данных. Временная синхронизация информационных потоков в транспортных сетях передачи данных возникает, когда данные информационного потока записываются с одной частотой поступления (с одной скоростью), а считываются данные с другой частотой (с другой скоростью). Действительно, при одинаковой величине номинальной скорости передачи данных, задающие генераторы импульсов, формирующие скорость потока, имеют реальные допустимые величины отклонений от номинала. Например, при допустимой величине отклонения от номинала 10-3 при непрерывном поступлении данных, на приемной стороне работающего от своего задающего генератора импульсов через тысячи тактовых интервалов возникнет недостача или появление одного лишнего бита информации. Техническим результатом предлагаемого изобретения является обеспечение полной временной синхронизации поступающего информационного потока к частоте задающего опорного генератора приемного узла, путем автоматической подстройки скорости поступающих данных асинхронного информационного потока, что эквивалентно автоматической подстройке частоты задающего генератора удаленного передающего узла. Таким образом, на выходе данного приемного узла мы получим синхронизированный информационный поток к последовательности тактовых импульсов задающего генератора, неограниченный никаким временным интервалом. Предлагаемое устройство может быть реализовано в виде компактной монолитной интегральной микросхемы. 3 з. п.ф-лы, 1 ил.

Изобретение относится к области телекоммуникационных систем, средств связи, автоматики, к технологиям транспортных сетей передачи данных и других, в частности к средствам, обеспечивающим долговременную стабильность непрерывно поступающих данных при значительных расхождениях частот генераторов передающего и приемного узлов.

Известно, что при взаимодействии, например, асинхронных сетей на приемной стороне сети периодически могут «проскальзывать» сбои, обусловленные расхождением частот генераторов передающей и приемной сторон информационного потока передачи данных [1]. Действительно, при одинаковой величине номинальной скорости передачи данных, задающие генераторы импульсов, формирующие скорость потока, имеют реальные допустимые величины отклонений от номинала. Например, при допустимой величине отклонения от номинала 10-3 при непрерывном поступлении данных, на приемной стороне работающего от своего задающего генератора импульсов через тысячи тактовых интервалов возникнет недостача или появление одного лишнего бита информации.

Известно, что для устранения возникновения таких ситуаций при передаче данных в стандартах интерфейсов RS-232, RS-485 предусматривается байтовая синхронизация с использованием одного стартового и стопового битов на каждый байт передаваемой информации [2]. Недостатком такого способа передачи/приема информации является низкий коэффициент использования объема передаваемой информации (80%). Также недостатком такого способа являются трудности исполнения, например, команды, исполняемые в реальном масштабе времени.

Известны устройства устранения возможностей возникновения вышесказанных сбоев в сетях передачи данных, заключающийся в установлении в поток данных стаффинговых битов информации для исправления полученных искажений данных. При этом на приемной стороне используется запасная, буферная память и соответствующие схемы обнаружения сбоев и организации стаффингов в поток. При этом в последовательности данных возможно появление джиттера и возникающая в таких случаях проблема их подавления [3].

Известно устройство, использующее управляемую линию задержки для временной синхронизации импульсов при передаче данных. Однако использование линии задержки в указанных цепях не позволяет получать устойчивую долговременную стабильность синхронизации импульсов [4].

Известно также устройство, где с помощью применения фазового детектора осуществляется синхронизация импульсов тактовой опорной частоты задающего генератора, при приеме поступающих данных. При этом также создаются недостаточные условия для осуществления долговременной стабильности приема поступающих данных [5].

Таким образом, известные устройства обеспечивают требуемую стабильность приема данных в пределах ограниченных временных интервалов цикловой, кадровой, пакетной и других синхронизации.

Целью предлагаемого изобретения является повышение долговременной стабильности приема непрерывно поступающих асинхронных данных информационного потока путем исключения сбоев, возникающих из-за расхождения частот генераторов, передающей и приемной сторон. При этом достигается полная синхронизация поступающего и приемного информационных потоков неограниченная интервалом времени.

Указанная цель достигается тем, что в предлагаемом устройстве автоматической подстройки скорости поступающих данных асинхронного информационного потока, имеющем, по меньшей мере, вывод для приема поступающих данных асинхронного информационного потока, вывод для выдачи на внешнюю нагрузку поступающих данных потока, вывод для подключения внешнего задающего генератора импульсов опорной частоты, содержащем схему внутреннего задающего генератора импульсов опорной частоты, схему выделения импульсов тактовой синхронизации из поступающих данных асинхронного потока с применением импульсов опорной частоты задающего генератора, на выходе которой формируется последовательность импульсов тактовой синхронизации соответствующей номинальной скорости поступающих данных, управляемую линию задержки импульсных сигналов, схему фазового детектора импульсных сигналов, счетчик/делитель импульсов опорной частоты, на выходе которого формируется последовательность импульсов тактовой опорной частоты соответствующей номинальной скорости принимаемых данных, дополнительно введены два счетчика/делителя тактовых импульсов с одинаковыми коэффициентами деления, при этом информационный вход управляемой линии задержки импульсных сигналов соединен с выводом для приема поступающих данных, а информационный выход упомянутой линии задержки соединен с выводом для выдачи на внешнюю нагрузку поступающих данных, причем выход схемы фазового детектора импульсных сигналов соединен соответственно с управляющим входом упомянутой линии задержки, первый вход упомянутой схемы фазового детектора через первый дополнительный счетчик/делитель тактовых импульсов соединен с выходом счетчика/делителя импульсов тактовой опорной частоты, а второй вход упомянутой схемы фазового детектора через второй дополнительный счетчик/делитель тактовой частоты соединен с выходом схемы выделения импульсов тактовой синхронизации из поступающих данных асинхронного информационного потока, информационный вход которой соединен с выводом для выдачи на внешнюю нагрузку поступающих данных асинхронного информационного потока, кроме этого схема внутреннего генератора импульсов опорной частоты выполнена с использованием цифрового умножителя частоты, например, по схеме умножителя в степени два (2m, где m=0, 1, 2, 3), кроме того управляющий вход линии задержки импульсных сигналов представлен n-разрядным двоичным кодом со знаковым разрядом, также выход схемы фазового детектора импульсных сигналов представлен n-разрядным двоичным кодом со знаковым разрядом.

Сопоставительный анализ показывает, что в предложенном устройстве использована управляемая линия задержки в тракте поступающего информационного потока и управление ею в замкнутой системе автоподстройки частоты выделяемых импульсов тактовой синхронизации, позволило осуществить безусловную, полную и неограниченную временным интервалом синхронизацию поступающих данных асинхронного информационного потока. В результате этого получена возможность автоматической подстройки скорости поступающих данных информационного потока к скорости следования импульсов опорной тактовой частоты задающего генератора приемного канала, что эквивалентно подстройке частоты импульсов удаленного генератора передающей стороны. Практическая реализация предлагаемого устройства на основе цифровой, дискретной, импульсной схемотехники позволяет выполнить его в виде компактной интегральной микросхемы, например, в 8-ми выводном корпусе. Такая микросхема может быть востребована для разработки миниатюрных устройств данного направления.

Проведенный анализ изобретательского уровня, включающий поиск по патентным и научно-техническим источникам информации и выявление источников, содержащих сведения об аналогах заявляемого устройства, позволяет установить, что заявителем не обнаружены решения, характеризующиеся признаками, идентичными всем существенным признакам заявленного изобретения. Определение из перечня выявленных аналогов, прототипа позволило выявить совокупность существенных отличительных признаков в заявляемом объекте, изложенной в формуле изобретения. Следовательно, заявляемое изобретение соответствует требованию "новизна" по действующему законодательству. Сведений об известности отличительных признаков известных технических решений с достижением такого же, как у заявляемого устройства, положительного эффекта не имеется. На основании этого сделан вывод, что предлагаемое техническое решение соответствует критерию "изобретательский уровень".

На фиг.1 представлена блок-схема предлагаемого устройства. Устройство содержит вывод 1 для подключения внешнего задающего генератора импульсов опорной частоты, соединенного со схемой внутреннего задающего генератора 2 импульсов опорной частоты, выходные импульсы которой поступают на вход счетчика/делителя 3 опорной частоты следования импульсов, выход которого соединен с входом первого дополнительного счетчика/делителя 4 импульсов опорной частоты, выход которого соединен с первым входом фазового детектора 5 импульсных сигналов, а его n-разрядный выход соответственно соединен с n-разрядным входом управления управляемой линии задержки 6 импульсных сигналов, информационный вход которой соединен с выводом 7 для приема поступающих данных асинхронного информационного потока, при этом информационный выход управляемой линии задержки 6 соединен с выводом 8 для выдачи на внешнюю нагрузку поступающих данных, причем этот же вывод 8 соединен с информационным входом схемы выделения 9 импульсов тактовой синхронизации поступающих данных, выход который через второй дополнительный счетчик/делитель 10 соединен со вторым входом фазового детектора 5 импульсных сигналов.

Предлагаемое устройство работает следующим образом. Частота импульсов задающего опорного генератора, подключенного к выводу 1, связана через двоичную функцию деления/умножения с номинальной скоростью поступающих асинхронных данных. Таким образом схема внутреннего генератора 2 импульсов опорной частоты будет вырабатывать последовательность импульсов по схеме умножителя частоты величиной в степени 2. Полученные таким образом импульсы опорной частоты поступят на вход счетчика делителя 3, на выходе которого сформируется последовательность импульсов тактовой опорной частоты, соответствующей номинальной скорости поступающих асинхронных данных. В соответствии с алгоритмом выполнения начальной установки элементов устройства по включению его питания, осуществляется начальная однократная разовая синхронизация последовательности импульсов тактовой опорной частоты к импульсу тактовой синхронизации, выделенному из поступающего информационного потока на выходе схемы выделения 9 и синхронизированная таким образом последовательность импульсов тактовой опорной частоты задающего опорного генератора будет поступать через дополнительный счетчик/делитель 4 на первый вход фазового детектора 5 импульсных сигналов. Известная схема выделения 9 импульсов тактовой синхронизации, подключенная своим информационным входом к выходу линии задержки 6, работает следующим образом. Используя принятый алгоритм кодирования символов поступающих данных, схема выделения 9 импульсов тактовой синхронизации по фронтам и спадам поступающих символов, обнуляя и сбрасывая счетчики импульсов опорной частоты задающего генератора, формируют на своем выходе необходимые импульсы тактовой синхронизации поступающих данных. Выделенные таким образом текущие импульсы тактовой синхронизации через второй дополнительный счетчик/делитель 10 поступают на второй вход фазового детектора 5 импульсных сигналов для сравнения с импульсами опорной частоты задающего генератора. Полученный на выходе фазового детектора 5, результат сравнения импульсов в виде двоичного кода со знаковым разрядом поступает для управления линии задержки 6. Как уже отмечалось на выходе счетчика/делителя 3, будет сформирована последовательность тактовых импульсов опорной частоты задающего генератора соответствующей номинальной скорости поступающих данных. При этом, как отмечалось, данная последовательность тактовых импульсов опорной частоты была по начальному включению питания синхронизирована к последовательности импульсов тактовой синхронизации схемы выделения 9. В то же время, на выходе схемы выделения 9 имеется текущая последовательность импульсов тактовой синхронизации соответствующее номинальной скорости поступающих данных, но определяемое частотой задающего генератора передающего узла. Затем эти импульсы через дополнительные счетчики/делители 4, 10 с одинаковыми коэффициентами деления поступают на входы фазового детектора 5 импульсных сигналов. Таким образом, полученная на схеме замкнутая система автоподстройки, путем сравнительного измерения длительностей импульсов на фазовом детекторе 5 позволяет управлять скоростью поступающего потока так, чтобы на входах фазового детектора 5 поддерживалось равенство длительностей поступающих тактовых импульсов. Функциональное назначение счетчиков/делителей 4, 10 тактовых импульсов заключается в накоплении величины расхождений длительностей импульсов опорной тактовой частоты задающего генератора и импульсов тактовой синхронизации поступающего потока. Выбор величины коэффициента деления счетчиков/делителей 4, 10 будет определятся в зависимости от величины номинальной скорости, принимаемых данных и от допустимой величины расхождений частот генераторов передающего и приемного узлов. Работа системы автоподстройки носит периодический, циклический характер, где в каждом первом полупериоде цикла идет накопление получаемых расхождений длительностей импульсов, а во втором полупериоде цикла осуществляется отработка для обнуления полученных расхождений длительностей путем соответствующего изменения скорости поступающего информационного потока с помощью линии задержки 6 импульсных сигналов. Таким образом, величина коэффициента деления счетчиков/делителей 4, 10 непосредственно определяет величину цикла работы системы автоподстройки. Управляемая линия задержки 6 по командам, поступающим от фазового детектора 5 в зависимости от величины знакового разряда, либо замедляет скорость поступающих данных информационного потока, либо повышает их скорость. Замедление скорости поступающих данных достигается добавлением соответствующей задержки, в результате которой происходит «растягивание» потока данных во временной оси, а для ускорения информационного потока необходимо его «сжатие» во временной оси. Для объяснения возможности ускорения потока данных в линии задержки 6, воспользуемся понятием «отрицательной» задержки. Для повышения скорости поступающего информационного потока необходимо в линии задержки 6 осуществить сжатие поступающих данных потока, что будет эквивалентным понятию «отрицательной» задержки. Это достигается тем, что в режиме начальной установки устройства по включению питания вводится в линию задержки 6 некоторая величина начальной задержки, относительно которой в дальнейшем происходит управление скоростью поступающего информационного потока. Для замедления в скорости поступающих данных к величине начальной задержки добавляется соответствующая задержка, а в случае необходимости ускорения поступающего потока несколько уменьшается величина установленной начальной задержки. Теперь о функциональном назначении и работе схемы внутреннего генератора 2 опорной частоты. Схема внутреннего генератора 2 выполнена по известной схеме умножителя частоты от внешнего задающего генератора опорной частоты, подключаемого к выводу 1. Выбор частоты работы схемы внутреннего генератора 2 зависит от скорости поступающих данных информационного потока, например, при скорости поступающего потока в 64 Кбит/с потребуется генератор импульсов, работающий на частоте 6,4 или 12,8 МГц. Такое значение частоты может обеспечить подключенный внешний генератор опорной частоты, без привлечения схемы умножителя частоты. А при скорости поступающего информационного потока в 1 Мбит/с уже понадобится генератор импульсов частотой сотни МГц. Такие высокие значения частоты не могут обеспечиваться подключением внешнего генератора из-за значительной емкости входного вывода 1. В таких случаях и понадобится схема умножителя частоты. Применение высокой частоты обусловлено повышением разрешающей способности работы фазового детектора 5.

Для реализации предложенного устройства используются логические, дискретные, цифровые схемы без аналоговых схем, что позволяет выполнить его в виде компактной интегральной микросхемы.

Источники информации:

1. «Сети синхронизации: сценарии взаимодействия» - Николай Бирюков, Наталья Триска.

2. Стандарты интерфейсов RS-232, RS-485.

3. RU 2110158 С1, 27.04.1998 H04L 7/033, Н04В 1/10

4. RU 2127955 С1, 20.03.1999 H04L 7/033, H03L 7/08

5. RU 2138907 С1, 27.09.1999 H03L 7/12, H04L 7/033

1. Устройство автоматической подстройки скорости поступающих данных асинхронного информационного потока, имеющее, по меньшей мере, вывод для приема поступающих данных асинхронного информационного потока, вывод для выдачи на внешнюю нагрузку поступающих данных потока, вывод для подключения внешнего задающего генератора импульсов опорной частоты, содержащее схему внутреннего задающего генератора импульсов опорной частоты, схему выделения импульсов тактовой синхронизации из поступающих данных асинхронного потока с применением импульсов опорной частоты задающего генератора, на выходе которой формируется последовательность импульсов тактовой синхронизации соответствующей номинальной скорости поступающих данных, управляемую линию задержки импульсных сигналов, схему фазового детектора импульсных сигналов, счетчик/делитель импульсов опорной частоты, на выходе которого формируется последовательность импульсов тактовой опорной частоты соответствующей номинальной скорости принимаемых данных, отличающееся тем, что устройство дополнительно содержит два счетчика/делителя тактовых импульсов с одинаковыми коэффициентами деления, при этом информационный вход управляемой линии задержки импульсных сигналов соединен с выводом для приема поступающих данных, а информационный выход упомянутой линии задержки соединен с выводом для выдачи на внешнюю нагрузку поступающих данных, причем выход схемы фазового детектора импульсных сигналов соединен соответственно с управляющим входом упомянутой линии задержки, первый вход упомянутой схемы фазового детектора через первый дополнительный счетчик/делитель тактовых импульсов соединен с выходом счетчика/делителя импульсов тактовой опорной частоты, а второй вход упомянутой схемы фазового детектора через второй дополнительный счетчик/делитель тактовой частоты соединен с выходом схемы выделения импульсов тактовой синхронизации из поступающих данных асинхронного информационного потока, информационный вход которой соединен с выводом для выдачи на внешнюю нагрузку поступающих данных асинхронного информационного потока.

2. Устройство по п.1, отличающееся тем, что схема внутреннего генератора импульсов опорной частоты выполнена с использованием цифрового умножителя частоты, например, по схеме умножителя в степени два (2m , где m=0, 1, 2, 3, ).

3. Устройство по п.1 или 2, отличающееся тем, что управляющий вход линии задержки импульсных сигналов представлен n-разрядным двоичным кодом со знаковым разрядом.

4. Устройство по п.1 или 2, отличающееся тем, что выход схемы фазового детектора импульсных сигналов представлен n-разрядным двоичным кодом со знаковым разрядом.



 

Наверх