Дискриминатор устройства тактовой синхронизации
Полезная модель относится к области радиотехники и может быть использована в устройствах тактовой синхронизации систем связи, в которых применяются сигналы с частотной и двухфазовой модуляцией.
Технический результат заключается в повышении помехоустойчивости устройства.
Устройство содержит дискретизатор (1), квадратор (2), перемножитель (3), счетчик (4), постоянное запоминающее устройство (5), накопитель отсчетов (6). 2 ил.
Полезная модель относится к области радиотехники и может быть использована в устройствах тактовой синхронизации систем связи, в которых применяются сигналы с частотной и двухфазной модуляцией.
Известно устройство [1], в котором в состав дискриминатора входит решающая схема. Это приводит к ухудшению его помехоустойчивости, поскольку всякое ошибочное решение приводит к искажению выходного сигнала дискриминатора, что эквивалентно воздействию на устройство дополнительных импульсных помех.
За прототип полезной модели выбрано устройство, описанное в [2] как наиболее близкое к нему по технической сущности.
Функциональная схема устройства-прототипа представлена на фиг.1, где введены следующие обозначения:
1 - дискретизатор (аналого-цифровой преобразователь);
2, 10 - первый и второй квадраторы;
6 - накопитель отсчетов;
9 - распределитель опережающих, промежуточных и задержанных отсчетов;
7, 8 и 11 - первый, второй и третий блоки вычитания;
12, 13 и 14 - первый, второй и третий элементы задержки.
Устройство-прототип содержит последовательно соединенные дискретизатор 1, накопитель отсчетов 6 и распределитель опережающих, промежуточных и задержанных отсчетов 9, выходы которого соединены соответственно с входами первого 12, второго 13 и третьего 14 элементов задержки; при этом выходы первого 12 и второго 13 элементов задержки соединены с соответствующими входами первого блока вычитания 7, выход которого через первый квадратор 2 соединен с первым входом третьего блока вычитания 11; также выходы второго 13 и третьего 14 элементов задержки соединены соответственно с первым и вторым входами второго блока вычитания 8, выход которого через второй квадратор 10 соединен со вторым входом третьего блока вычитания 11, выход которого является выходом устройства.
Устройство-прототип работает следующим образом.
Отфильтрованный сигнал x(t) поступает с выхода канального фильтра на вход дискретизатора 1, который производит отсчеты с повышенной тактовой частотой kFc, где Fc - частота следования символов, k - целое число, определяющее точность синхронизации.
В накопителе отсчетов 6 происходит суммирование m последовательных отсчетов. Через распределитель 9 опережающие, промежуточные и задержанные суммарные отсчеты поступают соответственно на первый 12, второй 13 и третий 14 элементы задержки, которые приводят их к одному моменту времени. С помощью первого 7 и второго 8 блоков вычитания вычисляются разности, которые после возведения в квадрат в блоках 2, 10 поступают на третий блок вычитания 11, на выходе которого и формируется дискриминационная функция.
Основным недостатком устройства-прототипа является невысокая помехоустойчивость, так как применение накопителя оказывается малоэффективным. Действительно, в нем суммируются m отсчетов, это эквивалентно полосе фильтрации Fck/m. В примере из описания прототипа m/k=0,75, что соответствует полосе ~1,3F c. Это сопоставимо с полосой канального фильтра, которую обычно выбирают ~1,4Fc.
Решаемой технической задачей полезной модели является подавление шумов на выходе дискриминатора за счет уменьшения полосы фильтрации.
Техническим результатом является повышение помехоустойчивости устройства.
Сущность полезной модели заключается в том, что в известное устройство, содержащее дискретизатор, вход которого является сигнальным входом устройства, квадратор и накопитель отсчетов, согласно полезной модели, дополнительно введены счетчик, постоянное запоминающее устройство и перемножитель; при этом дискретизатор, квадратор, перемножитель и накопитель отсчетов включены последовательно; вход счетчика, соединенный со вторым входом дискретизатора, является синхронизирующим входом устройства; выход счетчика через постоянное запоминающее устройство соединен со вторым, опорным входом перемножителя; выход накопителя отсчетов является выходом устройства.
Функциональная схема заявляемой полезной модели представлена на фиг.2, где введены следующие обозначения:
1 - дискретизатор (аналого-цифровой преобразователь);
2 - квадратор;
3 - перемножитель;
4 - счетчик;
5 - постоянное запоминающее устройство (ПЗУ),
6 - накопитель отсчетов.
Заявляемое устройство содержит последовательно соединенные дискретизатор 1, первый вход которого является сигнальным входом устройства, квадратор 2, перемножитель 3 и накопитель отсчетов 6, выход которого является выходом устройства; последовательно соединенные счетчик 4 и постоянное запоминающее устройство (ПЗУ) 5, выход которого соединен со вторым, опорным входом перемножителя 3; при этом, вход счетчика 4, соединенный со вторым входом дискретизатора 1, является синхронизирующим входом устройства.
Работа заявляемого устройства происходит следующим образом.
Сигнал с выхода канального фильтра, представляющий собой последовательность информационных символов, поступает на первый вход дискретизатора 1, который производит отсчеты с тактовой частотой kFc, где F c - частота следования символов, k - целое число, определяющее точность синхронизации.
В квадраторе 2 вычисляются значения квадратов отсчетов, спектр которых содержит гармонику тактовой частоты следования символов [3]. Счетчик 4 осуществляет суммирование по модулю k, а его значение является адресом ПЗУ 5, в котором записан период отсчетов гармоники тактовой частоты, который является опорным сигналом:
где i=0, 
, k-1;
А - амплитуда (для восьмиразрядного ПЗУ А=127);
ц.ч. - целая часть.
Таким образом, период счетчика 4 равен периоду следования импульсов тактовой частоты.
В блоке 3 производится перемножение отсчетов выходного сигнала квадратора 2 с данными, полученными из ПЗУ 5. Результаты перемножения с выхода блока 3 подаются на накопитель отсчетов 6.
Перемножитель 3 отсчетов с накопителем отсчетов 6 выполняют функцию коррелятора, на выходе которого формируется сигнал, пропорциональный sin
, где - фазовый сдвиг между входным и опорным сигналами.
Повышение помехоустойчивости заявляемого устройства осуществляется за счет того, что в нем есть возможность устанавливать время накопления отсчетов Тн, которое существенно больше длительности входного информационного символа.
При этом, эквивалентная полоса сигнала на выходе устройства будет значительно меньше полосы входного информационного символа (канального фильтра):
,
благодаря чему достигается уменьшение уровня помех.
Таким образом, при реализации полезной модели повышение помехоустойчивости достигается за счет того, что ошибка дискриминатора формируется путем корреляции квадрата входного и опорного сигналов на интервале времени, превышающем длительность символов.
Источники информации:
1. Патент РФ 
2314646 C1, H04L 7/02, H04L 27/38, H03D 13/00, Временной дискриминатор устройства тактовой синхронизации.
2. Патент РФ 2231915 С2, H03D 13/00, H04L 7/02. Дифференциальный фазовый дискриминатор символьной синхронизации.
3. Спилкер Дж. Цифровая спутниковая связь. - М.: Связь, 1979. - 592 с.
Дискриминатор устройства тактовой синхронизации, содержащий дискретизатор, вход которого является сигнальным входом устройства, квадратор и накопитель отсчетов, отличающийся тем, что в него дополнительно введены счетчик, постоянное запоминающее устройство и перемножитель, при этом дискретизатор, квадратор, перемножитель и накопитель отсчетов включены последовательно, вход счетчика, соединенный со вторым входом дискретизатора, является синхронизирующим входом устройства, выход счетчика через постоянное запоминающее устройство соединен со вторым, опорным входом перемножителя, выход накопителя отсчетов является выходом устройства.
