Ограничитель свч мощности

Полезная модель относится к СВЧ монолитным интегральным схемам с pin-диодами и предназначена для использования в качестве защитных схем в устройствах, содержащих малошумящие усилители. Технический результат, на который направлено заявляемое решение, состоит в том, чтобы в конструкции, содержащей pin-диоды и диоды Шоттки, обеспечить минимальные паразитные сопротивления p-i-n-диодов для улучшения ограничительной характеристики защитного устройства. Этот результат достигается тем, что в монолитной интегральной схеме, выполненной на полуизолирующей подложке, содержащей группу входных pin-диодов, соединенных с группой диодов Шоттки на выходе схемы, через отрезок микрополосковой линии, изменена последовательность слоев, выращенных на подложке и добавлен еще один слой n ⁺-типа, на котором выращен n-слой, где созданы контакты Шоттки. Диоды Шоттки созданы на отдельных мезаструктурах, состоящих из следующей последовательности слоев: первого слоя n⁺ -типа проводимости, лежащего на полуизолирующей подложке, слоя i-типа проводимости (либо либо -типов), слоя p⁺-типа проводимости, второго слоя n⁺-типа, на котором выращен слой n-типа проводимости, причем омический контакт к диодом Шоттки создан ко второму слою n⁺-типа, а барьер Шоттки к слою n-типа.

Полезная модель относится к СВЧ монолитным интегральным схемам с pin-диодами и предназначена для использования в качестве защитных схем в устройствах, содержащих малошумящие усилители.

Широко известны монолитные интегральные схемы СВЧ-устройств, содержащие pin-диоды из арсенида галлия [1]. Известна монолитная интегральная схема ограничителя СВЧ мощности TGL2201, разработанная фирмой Tri-Quint Semiconductor [2]. Известный аналог выполнен на полуизолирующей подложке из арсенида галлия и содержит два pin-диода на входе интегральной схемы и два pin-диода на выходе схемы. Входная пара диодов, включена встречно-параллельно между микрополоском и «землей», также как и пара выходных диодов. Входные и выходные пары диодов соединены отрезком микрополосковой линии. В данной схеме pin-диоды выполнены в виде меза-структур на полуизолирующей подложке. Слой n⁺-типа проводимости в диодах сформирован непосредственно на полуизолирующей подложке, поверх которого создан слой i-типа (либо , либо -типа), на котором выращен слой р⁺-типа проводимости. К слоям n⁺- и р⁺-типов сформированы омические контакты. Недостатком такой конструкции монолитной интегральной схемы является то, что в нее нельзя ввести другие активные элементы, например, диоды с барьером Шоттки для снижения уровня просачивающейся мощности в режиме ограничения сигнала.

Аналогом предлагаемой полезной модели является монолитная интегральная схема ограничителя, рассмотренная в работе [3]. Она выполнена на полуизолирующей подложке из арсенида галлия и содержит группу pin-диодов на входе интегральной схемы и группу pin-диодов на выходе схемы. Входные и выходные диоды соединены отрезком микрополосковой линии. В данной схеме pin-диоды изготовлены в виде меза-структур на полуизолирующей подложке. В p-i-n-диодах слой n⁺ -типа проводимости сформирован непосредственно на полуизолирующей подложке, поверх которого создан слои i-типа (либо , либо -типа), на котором выращен слой р⁺-типа проводимости. К слоям n⁺- и р⁺-типов сформированы омические контакты. Недостаток такой конструкции монолитной интегральной схемы заключается в том, что в нее нельзя ввести другие активные элементы, например, диоды с барьером Шоттки для снижения уровня просачивающейся мощности в режиме ограничения сигнала.

Известно техническое решение [4] (прототип), устраняющее указанный недостаток. Так в Российском патенте 94765 предложена конструкция монолитной интегральной схемы ограничителя СВЧ мощности, в которой наряду с p-i-n-диодами созданы диоды с барьером Шоттки. Известная монолитная интегральная схема ограничителя СВЧ мощности, выполнена на полуизолирующей подложке и содержит группу входных pin-диодов, соединенных с группой диодов Шоттки на выходе схемы, через отрезок микрополосковой линии. Диоды Шоттки выполнены на отдельных мезаструктурах, состоящих из следующей последовательности слоев: слоя р⁺ -типа проводимости, лежащего на полуизолирующей подложке, слоя i-типа проводимости (либо либо -типов), слоя n⁺-типа, на котором выращен слой n-типа проводимости, причем омический контакт к этим диодом создан к слоям n⁺-типа, а барьер Шоттки к слоям n-типа, a pin-диоды выполнены на мезаструктурах, состоящих из следующей последовательности слоев: слоя р⁺-типа проводимости, лежащего на полуизолирующей подложке, слоя i-типа проводимости (либо либо -типов), слоя n⁺-типа проводимости.

Недостатком данной схемы является выбранная в ней последовательность слоев, при которой слой р⁺-типа проводимости в p-i-n-диодах должен создаваться непосредственно на полуизолирующей подложке, что затрудняет получение низкого сопротивления отдельных диодов, при включении их в прямом направлении, так как удельное сопротивление слоя р⁺-типа выше сопротивления слоя n⁺ -типа, и в итоге приводит к ухудшению ограничительной характеристики устройства.

Технический результат, на который направлено заявляемое решение, состоит в устранении указанного недостатка.

Этот результат достигается тем, что в монолитной интегральной схеме, выполненной на полуизолирующей подложке и содержащей группу входных pin-диодов, соединенных через отрезок микрополосковой линии с группой выходных диодов Шоттки, изменена последовательность слоев выращенных на подложке, а также добавлен еще один слой n⁺-типа проводимости. Выходные диоды Шоттки выполнены на отдельных мезаструктурах, состоящих из следующей последовательности слоев: первого слоя n⁺-типа проводимости, лежащего на полуизолирующей подложке, слоя i-типа проводимости (либо либо -типов), слоя р⁺-типа, и двух слоев, выращенных на слое - р⁺-типа - второго слоя n⁺-типа проводимости и слоя n-типа проводимости, причем омический контакт к этим диодом создан к второму слою n⁺-типа, а барьер Шоттки к слою n-типа.

На фиг.1 схематично представлена одна из возможных конструкций предлагаемой схемы. Монолитная интегральная схема выполнена на полуизолирующей подложке 1 и содержит группу входных pin-диодов 2 и 3, соединенных с «землей» и включенных встречно-параллельно. Причем pin-диоды 2 и 3 состоят из следующей последовательности слоев: первого слоя n⁺ -типа проводимости 4, лежащего на полуизолирующей подложке 1, слоя i-типа проводимости (либо либо -типов) 5 и слоя р⁺-типа 6. Диоды 2 и 3 соединены с группой выходных диодов Шоттки 7 и 8 отрезком микрополосковой линии 9. В отличие от прототипа группа выходных диодов 7 и 8 изготовлена на структурах состоящих из новой последовательности слоев: слоя n⁺-типа проводимости 4, лежащего на полуизолирующей подложке 1, слоя i-типа проводимости 5 (либо либо -типов), слоя р⁺-типа 6, на котором выращены новые слои, а именно, слой n⁺-типа проводимости 10, и слой n-типа проводимости 11, причем омические контакты 12 к этим диодом созданы к слоям n⁺-типа 10, а барьеры Шоттки 13 к слоям n-типа 11. В интегральной схеме также созданы входной 14 и выходной 15 конденсаторы.

Пример практического исполнения. Монолитная интегральная схема изготавливалась на структуре, выращенной методом молекулярно-лучевой эпитаксии. В качестве подложки 1 использовалась пластина полуизолирующего арсенида галлия. На подложке 1 были выращены слои в следующей последовательности: первый слой n⁺-типа проводимости 4 толщиной 1 мкм, слой i-типа 5 толщиной 1,5 мкм, слой p ⁺-типа проводимости 6 толщиной 1 мкм, слой n⁺ -типа проводимости 10 толщиной 0,8 мкм и слой n-типа проводимости 11. С использованием стандартных приемов, включающих методы фотолитографии, мезатравления и методы напыления пленок металлов создавались входные pin-диоды 2 и 3 и выходные диоды Шоттки 7 и 8. Входные диоды соединялись между собой проводниками, висящими в воздухе в виде мостиков. Отрезок микрополосковой линии 9 из золота выполнялся непосредственно на полуизолирующей подложке.

В исходном состоянии на вход схемы подавали СВЧ сигнал. При амплитуде входного сигнала меньшей, чем напряжение открытия pin-диодов (1 В) 2, 3 и диодов Шоттки (0,5 В) 7, 8, все диоды оставались запертыми, и входной сигнал поступал на выход практически без потерь. При амплитуде входного сигнала большей, чем напряжение открытия диодов, сигнал поступал на выход с большим ослаблением. Вследствие того, что напряжение открытия диодов Шоттки в два раза меньше, чем у pin-диодов, a pin-диоды имеют меньшие паразитные сопротивления, по сравнению с прототипом, то данная схема характеризуется меньшей мощностью просачивания.

Использование структур с другой последовательностью слоев, чем в прототипе, позволило реализовать монолитную интегральную схему, содержащую одновременно и p-i-n-диоды и диоды Шоттки, и при этом обеспечить минимальные паразитные сопротивления у p-i-n-диодов для улучшения ограничительной характеристики устройства.

Источники информации.

1. J.V.Bellantoni, D.C.Bartele, D.Payne and et. al. Monolithic GaAs p-i-n Diode Switch Circuits for High-Power Millimeter-Wave Applications // IEEE TRANSACTIONS ON MICROWAVE THEORY AND TECHNIQUES, VOL.31. NO. 12. DECEMBER 1989 pp.2162-2165.

2. James M. Carrol. Performance Comparison of Single and Dual Stage MMIC Limiters // 2001 IEEE MTT-S Digest, pp.1341-1344.

3. D.G.Smith, D.D.Heston, J.Heston, B.Heimer, K.Decker. Designing reliable high-power limiter circuits with LIMITER GaAs PIN diodes // 2002 IEEE MTT-S Digest, pp.1245-1247.

4. Г.И.Айзенштат, Е.А.Монастырев, А.Ю.Ющенко // Ограничитель СВЧ мощности. Патент Р.Ф. 94765

Ограничитель СВЧ мощности, выполненный в виде монолитной интегральной схемы на полуизолирующей подложке и содержащий на входе группу pin-диодов, соединенных с группой диодов Шоттки на выходе схемы через отрезок микрополосковой линии, отличающийся тем, что выходные диоды выполнены на отдельных мезаструктурах, состоящих из следующей последовательности слоев: первого слоя n⁺-типа проводимости, лежащего на полуизолирующей подложке, слоя i-типа проводимости (либо -, либо -типов), слоя p⁺-типа, поверх которого выращены второй слой n⁺-типа проводимости и слой n-типа проводимости, причем омические контакты к диодом Шоттки созданы ко второму слою n⁺-типа, а барьеры Шоттки к слою n-типа.