Микросхема формирователя противофазных импульсов

Полезная модель относится к импульсной технике и может быть использовано в качестве формирователя противофазных импульсов на индуктивную нагрузку, в частности трансформатор DC-DC преобразователя. С целью повышения КПД в конструкции формирователя применен маломощный генератор опорной частоты большой скважности, которая преобразуется в симметричные противофазные сигналы делением на счетном триггере. Во избежание паразитных сквозных токов в индуктивной нагрузке (трансформаторе) и снижения КПД за счет искусственной задержки сигналов в формирователе применена схема разрешения включения канала при отслеживании выключения противофазного.

Полезная модель относится к импульсной технике и может быть использовано в качестве формирователя противофазных импульсов на индуктивную нагрузку, в частности трансформатор DC-DC преобразователя.

Известны интегральные микросхемы МАХ253 (1994 Maxim Integrated Products, http://www.maxim-ic.com) и МАХ845 (1997 Maxim Integrated Products, http://www.maxirn-ic.com), содержащие экономичный встроенный генератор с большой скважностью опорной частоты, деление которой счетным триггером обеспечивает инверсные сигналы на выходах триггера. Данные сигналы подключенные к затворам n-МОП транзисторов обеспечивают управление трансформатор DC-DC преобразователя противофазными сигналами.

Недостатком данных микросхем является совпадение во времени фронта и спада противофазных сигналов, что в момент данного совпадения приводит к протеканию сквозного тока через трансформатор и выделению паразитной мощности.

Наиболее близким к заявляемому техническому решению является выбранная в качестве прототипа интегральная микросхема КР1211ЕУ1 (Микросхемы для импульсных источников питания. - М., Додэка, 2000 г., с.269-272). Микросхема кроме экономичного встроенного генератора с большой скважностью опорной частоты включает делитель, построенный на нескольких счетных триггерах. Дополнительные логические элементы позволяют переводить оба противофазных выхода при смене фаз в состояние низкого логического уровня, что позволяет избежать протекания сквозного тока через трансформатор и выделению паразитной мощности. Недостатком данной схемы является наличие определенной длительности паузы между противофазными сигналами, приводящей к падению КПД DC-DC преобразователя.

Техническим результатом, достигаемым при реализации данной полезной модели, является исключение протекания сквозного паразитного тока через трансформатор и оптимизация КПД за счет автоматического отслеживания переключения противофазных каналов.

Указанный технический результат достигается введения пары дополнительных триггеров Шмита, подключенного входом к противофазному выходу и выходом к логике, управляющей n-МОП транзистором канала. Согласно полезной модели данный триггер запрещает включение канала до выключения противофазного.

На фиг.1 представлена структурная электрическая схема интегральной микросхемы формирователя противофазных сигналов.

Интегральная микросхема формирователя включает генератор опорной частоты I; счетный триггер II; два логических элемента 2ИЛИ-НЕ III и IV, управляющие двумя выходным n-МОП транзисторами V и VI, подключенным к обмоткам трансформатора VII и VIII; два инвертирующих триггера Шмита IX и X, включенных между противофазными выходами и логическими элементами 2ИЛИ-НЕ III и IV согласно фиг.1.

Опорную частоту большой скважности формирует генератор опорной частоты I (шина 1), что обеспечивает собственный малый ток потребления встроенного генератора.

Счетный триггер II преобразует делением опорной частоты на два сигнал в два противофазных типа "меандр" на инверсных выходах триггера (шины 2 и 3).

Элемент 2ИЛИ-НЕ IV формирует на шине 5 положительный импульс, открывающий n-МОП транзистор VI и переводящий шину 7 в низкий логический уровень (через обмотку трансформатора VIII течет ток).

При следующем тактовом импульсе генератора опорной частоты I на шине 2 формируется отрицательный импульс, но элемент 2ИЛИ-НЕ III сформирует на шине 4 положительный импульс только после превышения на шине 7 положительного порогового значения триггера Шмита IX (соответственно на шине 8 сформируется низкий логический уровень). После этого происходит открывание n-МОП транзистора V, переводящего шину 6 в низкий логический уровень (через вторую обмотку трансформатора VII течет ток).

Таким образом, исключается возможность одновременного открытия n-МОП транзисторов и протекание сквозного паразитного тока в обмотках, в тоже время, задержка включения n-МОП транзистора определяется только временем выключения противофазного канала и минимальным образом снижает КПД устройства в целом.

Микросхема интегральная формирователя противофазных импульсов, содержащая маломощный генератор опорной частоты; счетный триггер, формирующий противофазные импульсы типа меандр для управления выходными мощными транзисторами, отличающаяся тем, что в структуру управления выходными транзисторами каждого канала введены логические элементы 2ИЛИ-НЕ и триггеры Шмита, подключенные к противофазному каналу и разрешающие включение канала после выключения противофазного.