Устройство для сравнения чисел

 

ОП ИСАНИ Е

ИЗОБРЕТЕНИЯ

Союз Советских

Социалистических

Республик (1993247

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт. свид-ву(22) Заявлено 25.02. 81 (21} 3251773/18-24

Р М g+ з

G 06 F 7/04, с присоединением заявки ¹ Государственный комитет

СССР но делам изобретений и открытий (23) Приоритет

Опубликовано 30.01. 83. Бюллетень ¹ 4 (И) УДК 681. 325 5 (088.8) Дата опубликования описания 07.02.83 (72) Авторыизобретения

В. . Агеев и В. С. Люби нск ий (71) Заявитель (54) УСТРОЙСТВО ДЛЯ СРАВНЕНИЯ ЧИСЕЛ

Изобретение относится к автома= тике и вычислительной технике и может быть использовано в цифровых системах контроля и управления, работающих в реальном масштабе времени, в вычислительных .системах коллективного пользования, сетях ЗВМ.Известно устройство для сравне-ния двоичных чисел с допусками, содержащее двоичный счетчик, блок па= мяти, блок сравнения, элементы И„.; инвертор, формирователь.импульсов триггеры.

Сравнение двоичного числа с ниж-. ним и верхним допусками:и выдача сигналов "Меньше", "Больше", "Норма" осуществляется с помощью блока сравнения, на который последовательно подаются значения нижней и верхней границ допуска, а также текущее значение контролируемой величины 11).

Недостатками этого устройства являются низкое быстродействие, .сложность и ограниченные функциональные возможности., Наиболее близким техническим решением к предлагаемому является устройство для сравнения двоичных чисел, содержащее регистр, группы элементов И, ИЛИ, накапливающие сумматоры, элементы И, ИЛИ, триггеры, элементы задержки, причем первый информаци-. онный вход устрОйства соединен с информационными входами регистра, прямые выходы которого подключены к первым входам элементов И первой группы, выходы-которых соединены с первыми входами группы элементов ИЛИ, 1ð -инверсные выходы регистра подключены к первым входам элементов И второй группы, выходы которых соединены с первыми информационными входами перaoro к второго сумматоров, друже информационные входы, которые соединены с второй и третьей информационными шинами устройства соответственно, первая шина управления устройством подключена к входу установки в единичное состояние первого триггера и к первым входам первого и второго элементов ИЛИ, прямой выход первого триггера соединен.с первым входом первого элемента И, другой

I вход которого соединен с второй шиной управления устройством и с вхо-,. дом первого элемента задержки, а его выход « «с первыми входами третьего, четвертого и пятого элементов ИЛИ, выход первого элемента -задержки соединен с инверсным входом первого

993247 триггера, вторым входом второй группы элементов И, с входами второго элемента задержки, выход которого соединен с входом третьего элемента задержки, выход которого соединен с входом четвертого элемента задержки, выход которого соединен с входом управления регистра и с другим.входом третьего элемента ИЛИ, выход которого соединен с вторыми входами первой группы элементов И, выход вто. рого элемента задержки соединен с первыми входами второго и третьего элементов И соответственно и с riep выми входами третьей, четвертой и пятой групп элементов И, вторые входы, которых соединены с пряьыми выходами регистра, а их выходы - с первой, второй и третьей выходными шинами устройства соответственно

f2).

° Однако устройство осуществляет сортировку и определяет экстремальные значения только модулей чисел, а сортировка и выбор экстремальных значений чисел с произвольными жнаками не может выполняться. 25

Цель изобретения — расширение области применения устройства за . счет сравнения чисел и выбора экстремальных величин с разными знаками.

Поставленная цель достигается тем, что в устройство для сравнения чисел, содержащее регистр, группы элементов И и ИЛИ, сумматоры, элементы И, ИЛИ и ИЛЙ-НБ, триггеры, элементы задержки, дешифраторы, при- 35 чем первый информационный вход устройства соединен с информационным входом регистра, пряьые выжоды которого подключены к информационным входам элементов И первой, второй, 40 третьей и четвертой групп, инверсные выходы регистра соединены с информа-. ционными входами элементов И пятой группы, выходы элементов И первой и пятой групп подключены к водам элементов ИЛИ группы, выходы которых 45 соединены с первыми информационными входами первого и второго сумматоров, инверсные выходы которых подключены к входам первого и второго элементов

ИЛИ соответственно, прямые выходы IIep50 вого и второго сумматоров соединены .с информационными входами элементов

И шестой и седьмой групп соответственно, прямой и инверсный выходы знакового разряда первого сумматора 55 и выход первого Элемента ИЛИ подключены к первому, второму и третьему входам соответственно первого дешифратора, прямой и инверсный выходы знакового разряда второго сумматора щ и выход второго элемента ИЛИ соединены с первым, вторым и третьим входа ми соответственно второго дешифратора, выходы первого и второго дешиф раторов подключены к первым управляющим входам элементов И второй и четвертой групп соответственно и к входам элемента ИЛИ-НЕ, выход которого соединен с первыми управляющими входами элементов И.третьей группы, управляющий вход устройства подключен к первому входу первого элемента И и через первый элемент задержки - к входу установки в нулевое состояние первого триггера, к управляющим входам элементов И пятой группы и к входу второго элемента задержки, выход которого соединен с вторыми управляющими входами элементов И второй, третьей и четвертой групп и через третий элемент задержки с первым входом третьего элемента ИЛИ и с входом четвертогс элемента задержки, выход которого подключен к входу установки в нулевое состояние регист ра, вход начального пуска устройст-, /ва соединен с первыми входами четвер того и пятого элементов ИЛИ и с входами установки в единичное состояние первого и второго триггеров, прямой выход первого триггера подключен к второму входу первого элемента И, выход которого соединен с первыми входами шестого и седьмого элементов

ИЛИ и вторым входом третьего элемен та ИЛИ, вход опроса устройства подключен к входу установки в нулевое состояние второго триггера, к управляющим входам элементов И шестой и седьмой групп и через пятый элемент задержки к вторым входам четвертого и пятого элементов ИЛИ, выходы которых соединены с входами установки в нулевое -состояние .первого и второго сумматоров соответственно, введены. триггеры знаков, элементы И и ИЛИ, а прямой выход знакового разряда регистра соединен с четвертыми входами первого и второго дешифраторов и с первыми входами второго и третьего элементов И, выходы которых подключены к входам установки в единичное состояние первого и второго триггеров, знаков сбответственно, инверсный выход зна.кового разряда регистра соединен с пятыми входами первого и второго дешифраторов, выходы которых подключены к первым входам четвертого и пятого элементов И соответственно, вторые входы четвертого и пятого элементов И соединены с выходом второго элемента задержки, выходы четвертого элемента И через шестой элемент задержки подключен к третьему входу четвертого эяемента ИЛИ и к входу седьмого элемента задержки, выход которого соединен с вторым .входом шестого элемента ИЛИ, выход которого соединен с вторым входом второго элемента И, выход пятого элемента И подключен через восьмой элемент задержки к третьему входу

993247 пятого элемента ИЛИ и к входу девятого элемента задержки, выход которого соединен с вторым входом седьмого элемента ИЛИ, выход которого соединен с вторым входом третьего элемента И, прямой выход второго триггера подключен к третьим входам четвертого и пятого элементов И, вто рой информационный вход устройства соединен с вторым информационным входом первого сумматора и с информационным входом первого триггера знака, прямой и инверсный выходы ко.торого подключены к шестому и седьмому входам соответственно первого дешифратора, третий информационный вход устройства соединен с вторым. информационным входом второго сумматора и с информационным входом второго триггера знака, прямой и инверсный выходы которого подключены к шестому и седьмому входам второго дешифратора.

Первый дешифратор состоит из элементов И и ИЛИ, причем первый вход дешифратора соединен с первым входом первого элемента И, выход которого подключен к первому входу элемента ИЛИ, второй вход дешифратора

iсоединен с первым входом второго элемента И, выход которого подключен к второму входу элемента ИЛИ, третий вход дешифратора соединен с вторыми входами первого и второго элементов И, четвертый вход дешиф-: ратора.подключен к третьему входу первого элемента И.й к первому входу третьего элемента И, выход которого соединен с третьим входом элемента ИЛИ, пятый,и шестой входы .дешифратора йодключены к третьим входам первого и второго элементов

И соответственно, седьмой вход дешифратора соединен с четвертым входом второго элемента И и с вторым входом третьего элемента И.

Второй дешифратор содержит элементы И и ИЛИ, причем первый и второй входы дешифратора соединены .с первыми входами первого и второго элементов И соответственно, третий вход дешиыфратора подключен к вторым входам первого и второго элементов И, четвертый вход дешифратора соединен с третьим входом второго элемента И и с первым входом третьего элемента И, пятый.и шестой входы дешифратора подключены к третьему входу первого элемента И и к четвер. тому входу второго эдемента И соот-ветственно, седьмой: вход дешифратора соединен с четвертым входом первого элемента И и с вторым входом третьего элемента И, выходы элементов И подключены к входам элемента

ИЛИ, выход которого соединен с выходом дешифратора.

В конце цикла работы в сумматорах нижнего и верхнего допусков записаны минимальное и максимальное числа из чисел, поступивших на вход устройст= ва. Выдача экстремальных чисел про- изводится в конце цикла работы. Дешифраторы 46 (фиг. 2) и 47 (фиг. 3)t представляют собой логические автоматы без памяти. Каждый дешифратор состоит из трех элементов И и элемента ИЛИ.

50

Устройство работает следующим образом.

В режиме сравнения поступающих чисел с заданными допусками числа, соответствующие значениям нижнего и, верхнего допусков, с их знаками по информационным входам 53 и 54 соответственно поступают в сумматоры

43 и 44,, а знаки допусков, кроме

60 того, заносятся в триггеры знаков

Зи4.

Сравниваемые числа по информационному входу 55 записываются в ре- гистр 34. Числа поступают в паралле65 льном или последовательном коде в

На фиг. 1 приведена блок-схема устройства; на фиг. 2 и 3 — функциональные схемы дешифраторов °

Устройство содержит триггеры 1 и 2, триггеры 3 и 4 знаков., эле-, 5 менты 5 — 13 задержки, элементы И

14 — 24, элементы ИЛИ 25 — 33, регистр 34,группы элементов И 35 - 41, группу элементов HJIH 42, сумматоры

43 и 44, элемент ИЛИ-НЕ 45, дешифра10 торы 46 и 47, выходы 48 - 52- устрой-. ства, информационные входы 53 — 55 устройства, вход 56 опроса, управляю щий .вход 57, вход 58 начального пуска. Элементы И 19 — 21 и ИЛИ 32

15 входят в состав дешифратора 47, а элементы И 22 — 24 и ИЛИ 33 входят в состав дешифратора 46.

Устройство может работать в режиме сравнения поступающих чисел с задан20 ными допусками и в режиме поиска экстремальных чисел. В обоих режимах поступившие на устройство числа сравниваются с допусками и в .зависимости от результата сравнения

25 Распределяются по трем группам: числа меньше нижнего допуска, числа больше верхнего допуска, числа равны допускам или находятся в интервале между ними.

В режиме сравнения чисел с допусками последние устанавливаются перед началом работы и не меняются.

В режиме поиска экстремальных чисел допуски в процессе работы меняются. В качестве нижнего и верхЗ5 него допусков используются наименьшее и наибольшее числа соответственно из поступивших на вход-устройства чисел.

993247

25 зависимости от типа источника срав-. нннаемых чисел.

С выхода регистра 34 прямой код числа подается на информационные входы групп элементов И 36, 39, 40 и 41, обратный код - на входы группы элементов И 35.

С прямого и инверсного выходов знакового. разряда регистра 34 сигналы поступают на входы дешифраторон 46 и 47. В исходном состоянии триггеры 1 и 2 находятся в."нулевом" состоянии и своими потенциалами с "единичных" выходов запирают эле. менты И 17, 18 и 15.

После записи, числа на управляющий вход 57 подается сигнал, который через элемент 6 задержки поступает на вход элемента 5 задержки и на . управляющие входы группы элементов

И 35.

По этому сигналу обратный код содержимого регистра 34 через группу элементов HJIH 42 выдается на входы сумматоров 43 и 44. В сумматорах 43 и 44 получаются обратные коды сумм нижнего н верхнего допусков с сравниваемым числом.

Коды знаков сравниваемого числа (триггер знака регистра 34),нижнего допуска (триггер знака 3), верхнего допуска (триггер знака 4), коды знаков сумм (триггеры знаков сумматоров 43 и 44) и результаты проверки содержимого сумматорон на нуль (выходы элементон ИЛИ 30 и

31) поступают на входы дешифраторов

46 и 47.

В случае, когда число меньше нижнего допуска, "единичный" ангнал появляется на выходе дешифратора 46 и поступает на управляющий вход груп 40 пы элементов И 39, а при сравниваемом числе, большем верхнего допуска)

"единичный" потенциал формируется на выходе дешифратора 47 и поцается на управляющие входы группы элемен- 45 тов И 41.

Если число равно одному из допускон или находится в интервале между ними, на выходах дешифраторов формируются "нулевые" потенциалы, 50 на выходе элемента ИЛИ-НЕ 45 будет потенциал "единица", который подго-, тавливает к открыванию группу элементов И 40.

Сигнал УпРавления, задержанный на время переходных процессон в сумматорах элементов задержки 5, поступает на вход элемента 7 задержки и на управляющие входа групп элемен- . тов И 39. — 41. По, этому сигналу одна из групп элементов И 39 — 41 открывается и на соответствующие выходы 48

50 выдается код сравниваемого числа.

Импульс с выхода элемента 7 задержки поступает на вход элемента 9 задержки, а также через элемент ИЛИ

25 - на управляющие входа сруппы элементон H 36, а прямой код числа из регистра 34 через группу элементов И 36 и ИЛИ 32 выдается на сумматоры 43 и 44.

В сумматорах восстанавливаются значения верхнего (сумматор 44) и нижнего (сумматор 43 ) допусков.

Импульсом, задержанным элементом

9 задержки на время передачи прямого кода из регистра 34 в сумматоры, регистр 34 устанавливается в "нулевое" состояние.

При поступлении очередного числа цикл работы устройства повторяется.

В режиме пойска экстремальных чисел перед поступлением перного числа последовательности на устройство подается .импульс "Начало поиска экстремума" для перевода устрой стна в нужный режим работы, а после йоступления всех сравниваемах чисел - импульс "Конец поиска экстремума", которым выдаются на выходы наибольшее и наименьшее числа из поступивших на устройство, н устройство приводится и исходное состояние.

Импульс "Начало поиска экстремума" поступает на вход 58 начального пуска. Этим импульсом устанавливаются в "1" триггеры 1 и 2. и через эле мент ИЛИ 26 устанавливаются в "0" триггер знака 3 и сумматор 43, а через элемент ИЛИ 29 — триггер 4 знака и сумматор 44.

Крд первого сравниваемого числа поступает на информационный вход 55 и записывается в. регистр 34.

После записи числа на вход 57 подается импульс, который через элемент И 15, подготовленный к открыванию "единичным" потенциалом с триггеру 2, и элемент ИЛИ 25 поступает на управляющие входы группы элементов И 36, в результате чего прямой код числа из регистра 34 через группу элементов И 36 и ИЛИ 42 заносится в сумматоры 43 и 44.

Импульсы с выхода элемента И 15 через элементы ИЛИ 27 и 28 поступаютна управляющие входя элементов И 14 и 16 соответственно, а на информационные входы этих элементов подается потенциал "единичного" выхода триггера знака регистРа 34. Код знака числа записывается в триггеры 3 и 4.

Управляющий импульс, задержанный элементом 6 задержки, поступает на вход установки в,"0" триггера 2, на вход элемента 5 задержки и на уп-. равляющие входы группы элементов

И 35.

Триггер 2 устанавливается импульсом в "0", а через группы элементов

И 35 и ИЛЙ 42 обратный код числа из регистра 34 поступает на сумматоры 43 и 44.

993247

В результате суммирования прямогс и обратного кодов Одного числа в сумматорах образуется обратный код нуля (" отрицательный нуль" ), т.е. все разряды сумматоров устанавливаются в "-единичное" состояние.

На выходах элементов ИЛИ 30 и 31 формируются "нулевые" потенциалы, которые совместно с потенциалами триггеров знаков сумматоров 43 и 44, регистра 34 и триггеров 3 и 4 поступают на входы дешифраторов 46 и 47.

На выходах дешифраторов формируются "нулевые" потенциалы, которые запирают элементы И 17 и 18, а на выходе элемента ИЛИ-НЕ 45 обеспечивают "единичный" потенциал. Этим потенциалом подготавливается к открыванию группа элементов И 40. Так как на информационные входы группы элементов И 40 поступает прямой код числа из регистра 34. то с приходом управляющего импульса с выхода элемента 5 задержки на третьи входы группы элементов И 40, на выходы 49 выдается код числа. Импульс с выхода элемента 5 задержки, задержанный элементом 7 задержки, через элемент

ИЛИ 25 поступает на управляющие входы группы элементов И 36.

В результате через группы элементов И 36 и ИЛИ 42 прямой код числа заносится в сумматоры 43 и 44. С выхода элемента 9 задержки задержанный импульс устанавливает регистр 34 в "нулевое" состояние. Таким образом, после поступления первого числа в устройство код числа выдается на выход 49 и записывается в сумматоры 43 и 44, а знак числа хранится в триггерах 3 и 4. Второе число поступает на информационный вход 55-и заносится в регистр 34. Импульс уп,равления с управляющего входа 57 поступает на входы элемента б задержки и элемента И 15. На выход элемента И 15 импульсы не проходят, так как.

"на один из входов. поступает потенци.ал с "единичного" выхода триггера 2, находящегося в "нулевом" состоянии.

Импульс задержанный элементом 6 задержки, йодтверждает "нулевое" состояние триггера 2, а также поступает на вход элемента 5 задержки и на управляющие входы элемента И 15, благодаря чему обратный код числа иэ регистра 34 через группы элементов

И 35 и ИЛИ 42 заносится в суммато.Ры 43 и 44, где хранится первое чис- ло.

В результате сложения обратного есода второго числа с содержимым сумматоров в последних (43 и 44) обра-. зуются обратные коды разности первого и второго чисел. При этом возможны три случая: второе число равно первому числу, второе число больше первого числа, второе число меньше первого числа.

Если второе число равно первому числу, в сумматорах 43 и 44 образуется обратный код нуля (" отрицатель. ный нуль") .

В соответствии с логикой работы дешифраторов 46 и 47 на их выходах формируются "нулевые" потенциалы, которые запирают группы элементов Й 39

10 н 41, элементы И 17 и 18 н через элемент ИЛИ-НЕ 45 его выходным потенциалом подготовят к открыванию группу элементов И 40.

Импульсом с выхода элемента 5

>$ задержки код числа из регистра 34 через группу элементов И 40 выдается на выходы 49. Через элемент 7 задержки, элемент ИЛИ 25 управляющий импульс поступает на управляю20 щне входы группы элементов И 36, что обеспечивает выдачу прямого кода второго числа из регистра 34 через группы элементов H 36 и ИЛИ 42 на сумматоры 43 и 44 и восстановление в

25 сумматорах прямого кода первого числа.

Имйульсом, задержанным элементом

9 задержки, регистр 34 устанавливается в "нулевое" состояние.

Если очередное число равно чис30 лу, хранящемуся в сумматорах, процесс повторяется, т.е. число выдается на выход 49, а в сумматорах 43 и 44 восстанавливается прямой код первого числа.

35 когда поступает число, не равное первому числу, в сумматорах 43 и 44 образуются обратные коды разности, не равной нулю, и в соответствии с логикой работы дешифраторов на од40 ном из выходов дешифраторов 46 или

47 соответственно формируется "единичный" потенциал (на выходе дешифратора 46, если поступившее число меньше первого числа, и на выходе

45 дешифратора 47, если поступившее число больше первого числа ).

Если поступившее число больше числа, хранящегося в сумматорах 43 и 44, то "единичный" потенциал с о выхода дешифратора 47 подготавливает к открыванию руппу элементов

И 41, элемент И 18.

На выходе элемента ИЛИ-НЕ 45 этот сигнал формирует "нулевой" по55 тенциал, который закРывает группу элементов И 40. "Нулевым" потенциалом с выхода дешифратора 46 закрывается группа элементов И 39 и элемент

И 17.

Импульс управления, задержанный » элементом 5 задержки, поступает на вход элемента 7 задержки и на управляющие входы групп элементов И 39

41 и элементы И 17 -и 18, на третьи входы которых поступает

65 "единичный" потенциал с триггера 1.

993247

Прямой код числа из регистра 34 выдается на выход ° 50 через группу элементов И 41.

Импульс с выхода элемента И 18, задержанный элементом 12 задержки на время выдачи кода числа на выход 50, через элемент ИЛИ 29 устанавливает сумматор 44 и триггер знака 4 в "0", а с выхода элемента 11 задержки через элемент ИЛИ 28 поступает на управляющий вход элемента И 16, на информационный вход которого подается сигнал с "единичного" выхода знакового разряда регистра 34.

В триггер знака 4 заносится код знака числа.

Импульс управления с выхода элемента 7 задержки через элемент ИЛИ 25 поступает на управляющие входы группы элементов И 36 - этим импульсом прямой код числа из регистра

34 заносится в сумматор 44. С выхода элемента 7 задержки импульс управления, задержанный элементом 9 задержки, устанавливает в "0" регистр 34.

Таким образом, при поступлении числа большего, чем число, хранящееся в сумматорах, оно выдается на выход 50 и заносится в сумматор 44 (верхнего допуска) в качестве верх= него допуска, а его знак заносится в триггер 4 знака. В случае, когда число, поступившее на устройство для сравнения чисел, оказывается меньше числа, хранящегося на сумматорах, на выходе дешифратора 46 формируется "единичный" потенциал, а на выходе дешифратора 47 — "нулевой" потенциал. о

Потенциалом с выхода дешифратора

46 подготавливаются к открыванию группа элементов И 39, элемент И 17, закрывается через элемент ИЛИ-HE 45 группа элементов И 40, а потенциалом с выхода дешифратора 47 закрываются группа элементов И 41 и элемент И 18.

Импульс управления, задержанный элементом 5 задержки, поступает на входы элемента 7 задержки, групп элементов И 39 - 41 и элементов И 17 и 18. Код числа из регистра 34 через группу элементов И 39 выдаетСя на выход 48. На выходе элемента И 17 импульс задерживается элементом 13 задержки на время выдачи кода числа и через элемент ИЛИ 26 устанавливает в "0" сумматор 43 и триггер

3 знака (нижнего допуска), а через время задержки элемента 10 задержки поступает на вход элемента ИЛИ 27 и через элемент И 14 заносит код знака из регистра 34 в триггер 3 знака 1нижнего допуска).

Занесение кода числа в сумматор

43 нижнего допуска) производится через группы элементов И 36 и ИЛИ 42 импульсом, задержанным элементом.7

65 ла равны одному из допусков или лежат в интервале между ними, а также производит отыскание и выдачу наибольшего и наименьшего из всех поступивших на устройство чисел. При задержки и прошедшим через элемент

ИЛИ 25.

Установка регистра 34 в "0" про-i изводится импульсом, задержанным элементом 9 задержки.

Таким образом, при поступлении. числа, меньшего,. чем число, хранящееся в сумматоре 43, QHo выдается на выход 48 и заносится в сумматор 43 (нижнего допуска), знак числа заносится в триггер 3 знака.

В процессе поступления чисел на устройство они сравниваются с содержимым сумматоров (верхнего и нижне-, го допусков) и в зависимости от ре зультатов сравиения выдаются íà вы

15 ход 48, если числа меньше числа, хранящегс»ся в сумматоре 43 (нижнего допуска), — на выход 50, если поступившие числа больше числа, хранящегося в сумматоре 44 (верхнего

Щ допуска), — на выход 49, если числа равны содержимому одного из сумматоров или находятся в интервале между ними.

И с приходом каждого числа, меньшего содержимого сумматора 43 или большего содержимого сумматора 44, содержимое сумматоров меняется.

Меньшее число записывается в сумма» тор 43, большее - в сумматор 44 °

Т.е. в сумматорах 43 и 44 всегда хранятся наименьшее и наибольшее, соответственно, из всех поступивших чисел.

Конец цикла поиска экстремального числа определяется поступлением на вход 56 импульса "Конец поиска экстремума". Этот импульс подается на управляющие входы групп элементов И 37 и 38, на информационные входы которых поступают прямые ко4р ды чисел из сумматоров 43 и 44 соответственно. Коды чисел наибольшего и наименьшего чисел выдаются на выходы 52 и 51 соответственно. Кроме того, импульс "Конец поиска экстре45 ума" устанавливает в "0" триггер 1 и через время задержки элемента 8 задержки, через элементы ИЛИ 26 и 29 устанавливает в "0" сумматоры 43 и

44 и триггеры знаков 3 и 4.

Таким образом, применение дополнительных элементов и функциональных связей позволяет расширитЬ область применения устройства.

Предлагаемое устройство производит сравнение двоичных чисел с допусками с учетом знаков чисел и допусков, осуществляет распределение поступивших двоичных чисел в соответствии с результатами сравнения по трем группам: числа меньше нижнего допуска, gg числа больше верхнего допуска, чис13 993247 этом поступающие числа устройство выдает по трем группам, аналогично вышеуказанному, но в качестве верхнего и нижнего допусков используются наименьшее и наибольшее из поступивших яа данный момент чисел, т.е. происходит сравнение чисел не с постоянными, а с меняющимися допусKcNH °

Формула изобретения

1. Устройство для сравнения чисел содержащее регистр, группы элементов И и ИЛИ, сумматоры, элементы И, ИЛИ и ИЛИ-НЕ, триггеры, элементы 15 задержки, дешифраторы, причем первый информационный вход устройства соединен с информационным входом регистра, прямые выходы которого подключены к информационным входам элементов Щ

И первой, второй, третьей и четвертой групп, .инверсные выходы регистра соединены с информационными входам элементов И пятой группы, выходы элементов И первой и пятой групп 25 подключены к входам элементов ИЛИ группы, выходы которых соединены с первыми информационными входами первого и второго сумматоров, инверсные выходы которых подключены к входам первого и второго элементов

HJIH соответственно, гряьие выходы первого и второго сумматоров соединены с информационными входами эле, ментов И шестой и седьмой групп соответственно, прямой.и инверсный выходы знакового разряда первого сумматора и выход первого элемента ИЛИ подключены к первому, второму и третьему входам соответственно первого дешифратора, прямой и инверс- 40 ный.выходы знакового разряда второго сумматора и выход второго элемен.та ИЛИ соединены с первым, вторым и третьим входами соответственно вто-. рого дешифратора, выходы первого и второго дешифраторов подключены к первым управляющим входам элементов

И второй и четвертой групп соответственно и к входам элемента ИЛИ-НЕ, выход которого соединен с первыми управляющими входами элементов И третьей группы, управляющий вход устройства подключен к первому в соду первого элемента И и через первый элемент задержки — к входу установки в нулевое состояние первого триггера, к управляющим входам элементов И пятой группы и к входу второго элемента задержки, выход которого соединен с вторыми управляющими входами элементов И второй, третьей и четвертой 60 групп и через третий элемент задержки с первым входом третьего элемента ИЛИ и с входом четвертого элемента задержки, выход которого подключен к входу установки в нулевое, 65 состояние регистра, вход начального пуска устройства соединен с первыми входами четвертого и пятого элементов HJIH и с входами установки в единичное состояние первого и второго триггеров, прямой выход первого триггера подключен к второму входу первого элемента И, выход которого соединен с первыми входами шестого и седьмого элементов ИЛИ и вторым входом третьего элемента ИЛИ, вход onроса устройства подключен к входу установки в нулевое состояние второго триггера, к управляющим входам элементов И шестой н седьмой групп и через пятый элемент задержки к вторым входам четвертого и пятого элементов ИЛИ, выходы которых соединены с входами установки в нулевое состояние первого и второго сумматоров соответственно, о т л и ч а ю щ е— е с я тем, что, с целью расширения области применения устройства путем сравнения чисел и выбора экстремальных величин с разными знаками, в не;го введены триггеры знаков, элементы И и ИЛИ, а прямой выход знакового разряда регистра соединен с четвертыми входами первого и второго дешифраторов и с первыми входами второго и третьего элементов И, выходы которых подключены к входам установки в единичное состояние первого и второго триггеров знаков со;ответственно, инверсный выход знакового разряда регистра соединен с пятыми входами первого и второго дешифраторов, выходы которых подключены к первым входам четвертого и пятого элементов И соответственно, вторые входы четвертого и пятого элементов И соединены с выходом второго элемента задержки, выходы четвертого элемента И через шестой элемент задержки подключен к третьему входу четвертого элемента ИЛИ и к входу седьмого элемента задержки, выход которого соединен с вторым входом шестого элемента ИЛИ, выход которого соединен со вторым входом второго элемента. И, выход пятого элемента И подключен через восьмой элемент задержки к третьему входу пятого элемента ИЛИ и к входу девятого элемента задержки, выход которого соединен с вторым входом седьмо-го элемента ИЛИ, выход которого соединен с вторым входом третьего элемента И, прямой выход второго триггера подключен к третьим входам четвертого и пятого элементов И, второй информационный вход устройства соединен с вторым информационным входом первого сумматора и с информационным входом первого триггера знака, прямой и инверсный выходы ко -торого подключены к шестому и седьмому входам соответственно первого дешифратора, третий информационный

993247

16 вход устройства соединен с вторым информационным входом второго сумматора и c,информационным входом второго триггера знака, прямой и инверсный выходы которого подключены к шестому и седьмому входам второго дешифратора.

2. Устройство по п.,1, о т л и ч а ю щ е е с я тем, что в нем первый дешифратор состоит из элементов И И ИЛИ, причем первый вход дешифратора соединен с первым входом первого элемента И, выход которого подключен к первому входу элемента

ИЛИ, второй вход дешифратора соединен с первым входом второго элемен- 35 та И, выход которого подключен.к второму входу элемента ИЛИ, третий вход дешифратора соединен с вторыми входами первого и второго элементов

И четвертый вход дешифратора подклю- Щ чен к третьему входу первого элемента И и к первому входу третьего элемента И, выход которого соединен с третьим дходом элемента ИЛИ, пятый и шестой входы дешифратора подключены к третьим входам первого и вто- рого элементов И соответственно, ае дьмой вход дешифратора соединен с четвертым входом второго элемента И и с вторым входом третьего элемента И.

3. Устройство по п. 1, о т л ич а ю щ е е с я тем., что в нем вто-. рой дешифратор содержит элементы И и ИЛИ, причем первый и второй вхо.ды деаифратора соединены с первыми входами первого и второго элементов

И соответственно, третий вход дешифратора подключен к вторым входам первого и второго элементов И, четвертый вход дешифратора соединен с третьим входом второго элемента И и с первым входом третьего элемента

И, пятый и шестой входы дешифратора подключены к третьему входу первого элемента И и к четвертому входу вТорого Элемента И соответственно, седьмой вход дешнфратора соединен с четвертым входом первого элемента

И и с вторым входом третьего элемента И, выходы элементов И подю ючены к входам элемента ИЛИ, выход которого соединен с выходом дешифратора.

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР

Р 538359, кл. G 06 F 7/04, 1976.

2 ° Авторское свидетельство СССР по заявке 9 2814371/18-24, кл. G 06 F 7/04, 17.07.80 (прототип).