Импульсный частотно-фазовый детектор
ОПИСАНИЕ
ИЗОБРЕТЕНИЯ
К АВТЬРСКЬМУ СВИДЕТЕЛЬСТВУ
Союз Советскик
Социалистических
Республик ()985929 (á1) Дополнительное к авт. свид-ву— (22) Заявлено 08,10.80 (21) 2990818/18-оэ с присоединением заявки М— (23) Приоритет—
Опубликовано 3012.82. Бюллетень Йо:48
Дата опубликования описания 30.12,82
Р М К з
Н 03 0 13/00
Н 03 L 7/00.
Государственный комитет
СССР аа делам изобретений и открытий (33) УДК б21. 37б.. б (088.8) 1
В.Н. Гудэюк,C.A. Наронов и A.Ð. Сорочан," .;:я (72) Авторы изобретения (71) Заявитель (54 ) ИИПУЛЬСНЬЯ ЧАСТОТНО-ФАЗОВЫЙ ДЕТЕКТОР
Изобретение относится к радиогехнике и может использоваться в радиотехнических устройствах различного назначения, в частности в устройствах фазовой автоподстройки частоты.
Известен импульсный частотно-фазовый детектор (ИЧФД), содержащий первый и второй триггеры, каждый из которых имеет вход запуска, срабатывающий по перецнему фронту, выход и вход сброса. Выходы первого и второго формирователей импульсов соединены соответственно с входами запус.ка первого и второго триггеров, с одним из входов первой и второй схем совпадения. Выход каждого триггера соединен с одним иэ входов каждой схемы совпадения, а также с соответствующим входом интегратора, прн этом выход каждой схемы совпадения соединен с входом сброса того триггера, вход запуска которого соединен с одним из входов схемы совпадения (13.
Наиболее близким к предлагаемому является импульсный частотно-фазовый детектор, содержащий два р-триггера и интегратор, входы которого со единены соответственно с прямым выXegose первого 0-триггера и инверсным выходом второго O-триггера, а выход является выходом устройства, при этом входы синхронизации каждого о-триггера являются входами устройства и соединены соответственно с входом установки в нуль другого D-триггера, а на D-входы каждо- . го 0-триггера подан уровень логической единицы 52 ).
Однако известные импульсные частотно-фаэовые детекторы имеют значительный уровень импульсных помех в выходном сигнале.
Цель изобретения - уменыаение уровня импульсных помех в выходном сигнале.
Для достижения цели s частотно-фа.зовом детекторе, содержащем два
0-триггера и интегратор, входы которого соединены соответственно с прямым выходом первого D-триггера и инверсным выходом второго Р-триггера, а выход является выходом устройства, при этом входы синхронизации каждого 0-триггера являются входами устройства и соединены соответ ственно с входом установки в нуль другого О-триггера, инверсный выход
30,первого 0-триггера соединен с инфор»
985929 мацйонным D-входом второго D-триггера, а инверсный выход второго 0-триг гера - с информационным 0-входом первого D-триггера.
На фиг. 1 приведена структурная электрическая схема предлагаемого устройства; на фиг. 2 и 3 — эпюры напряжений, поясняющие работу устройства.
Устройство содержит первый и второй 0-триггеры 1 и 2, интегратор 3. 10
Устройство работает следующим образом.
В исходном состоянии на выходах
D-триггеров 1 и 2 уровни напряжений соответствуют логическому нулю, à >5 на инверсных выходах уровни напряжений соответствуют логической единице. Первый импульс, подаваемый на вход запуска первого 0-триггера и на вход сброса второго D-триггера 2, 20 устанавливает на выходе первого
0-триггера 1 напряжение, соответствующее уровню логической единицы, так как информационный вход этого D --триггера соединен с инверсным выходом второго D-триггера 2 и не изменяет логического состояния второго D-триггера 2. Второй импульс, подаваемый на вход запуска второго D-триггера 2 и на вход сброса первого П-триггера 1, 30 ,возвращает первый 0-триггер 1 в ис ходное логическое состояние и не изменяет логического состояния второго
D-триггера 2, так как в момент прихода второго импульса на информационном входе второго 0-триггера 2, соединенном с инверсным выходом первого О -триггера 1, был уровень логического нуля. Выход первого D-триггера 1 соединен с первым входом
I „(+) интегратора 3, выход второго
О,-триггера 2 соединен с входом
II+< (-) интегратора 3. С выхода первого О -триггера 1 снимается положительный импульс, равный разности фаз первого и второго импульсов. 45
На фиг. 2 показаны эпюры напряжений для этого случая °
На фиг. 3 показаны эпюры напряжений, когда второй импульс опережает по фазе первый импульс. В этом слу- 5О чае логическое состояние первого
0-триггера 1 не изменяется, а на выходе второго 0 -триггера 2 возникает положительный импульс, равный разности фаз первого и второго импульсов. На выходе интегратора 3 происходит уменьшение напряжения, пропорциональное длительности импульса разности фаз с второго D-триггера 2. Минимальная длительность импульсов на выходах триггеров может быть не более времени задержки срабатывания триггера.
Введение новых связей позволяет в установившемся режиме (при нулевом сдвиге фаз между напряжениями входных сигналов ) получить на прямом выходе D-триггера 1 логический "0", а на инверсном выходе другого D-триггера 2 — логическую "1".. Эти сигналы удерживают интегратор 3 в закрытом состоянии. Выходное напряжение остается постоянным и пульсации напряжений отсутствуют.
Таким образом, в предлагаемом устройстве по сравнению с прототипом значительно снижен уровень импульсных помех.
Формула изобретения
Импульсный частотно-фазовый детектор, содержащий два D-триггера и интегратор, выходы которого соединены соответственно с прямым выходом первого D-триггера и инверсным выходом второго О-триггера, а выход является выходом устройства, при этом входы синхронизации каждого
0-триггера являются входами устройства и соединены соответственно с входом установки в нуль другого
О-триггера, отличающийся тем, что, с целью уменьшения уровня импульсных помех в выходном сигнале, инверсный выход первого О-триггера соединен с информационным D-входом второго О-триггера, а инверсный выход второго 0-триггера - с информационным D-входом первого О-триггера.
Источники информации, принятые во внимание при экспертизе
1. Патент CDIA Р 4105947, кл. 331-1А 1978.
2. Патент ФРГ Р 2912406, кл. Н 03 В 3/04, 1980 (прототип).
985929
U2
Составитель И. Грабилин
Редактор М. Янович:. Техред. И.Гайду Корректор Л. Бокшан
Заказ 10183/76 тираж,959 Подписное
BHHHHH Государственного комитета СССР по делам изобретений и открытий
113035, Москва, Ж-35, Раушская наб., д. 4/5
Филиал ППП "Патент", г. Ужгород, ул. Проектная, 4



