Цифровой синтезатор частот

Союз Советскин

Социалистические

Респубики

О П И С А Н И Е „„978314

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт. свид-ву (22)Заявлено12.01.81 (21) 3236734/18-09 (51)М. Кл. з с присоединением заявки №

H 03 В 19/00

3Ъаударстеаный ком нтет

СССР ао делам нэаоретеннй н открытий (23) Приоритет

Опубликовано 30.11.82. Бюллетень № 44 (53) ygК 621..373.42(088.8) Дата опубликования описания 30 .1 1.82

I

f (72) Автор изобретения

И. И. Журавлев (71) Заявитель (54) ЦИФРОВОЙ СИНТЕЗАТОР ЧАСТОТ

Изобретение относится к радиотехнике и может использоваться при построении измерительных генераторов с малым уровнем побочных коле >аний, а также в радиопередающих устройствах в качестве возбудителя или частотного манипулятора.

Известен синтезатор частот, содержащий последовательно соединенные генератор опорной частоты, 0-триг<о гер, генератор линейно изменяющегося напряжения, компаратор, триггер и фильтр нижних частот, а также последовательно соединенные блок установки кода частоты накапливающий суммаj

15 тор, регистр памяти и блок умножения-деления, а также первый цифроаналоговый преобразователь, поразрядные входы которого соединены с соответствующими поразрядными выходами щ блока установки кода частоты, и второй цифро-аналоговый преобразователь, выход которого соединен с другим входом компаратора, при этом

2 выход генератора опорной частоты сое ди нен с си гн ал ьным входом на капли— вающего сумматора, дополнительный выход которого соединен с другим входом D-триггера и с управляющим входом регистра памяти !1).

Недостатком известного устройства я.вляется сложность устройства, поскольку блок умножения-деления представляет собой арифметическое устройство, выполняющее операции деления кода переполнения на число, соответствующее коду установленной частоты и умножение полученного частного на соответствующий коэффициент.

По объему оборудования блок умножения-деления наиболее сложный в синтезаторе, Цель изобретения — упрощение синтезатора.

Поставленная цель достигается тем, что в цифровом синтезаторе частот, содержащем последовательно соединенные генератор опорной частоты, Формула изобретения

3 978314

D-lpvrrep, генератор линейно изменяющегося напряжения, компаратор, триггер и фильтр нижних частот, а также последовательно соединенные блок установки кода частоты, накапливающий сумматор и регистр памяти, а также первый цифро-аналоговый преобразователь, поразрядные входы которого соединены с соответствующими поразрядными выходами блока установки кода частоты, и второй цифро-аналоговый преобразователь, выход которого соединен с другим входом компаратора, при этом выход генератора опор ной частоты соединен с сигнальным входом накапливающего сумматора, дополнительный выход которого соединен с другим входом 0-триггера и с управляющим входом регистра памяти, поразрядные выходы регистра памяти соединены с соответствующими поразрядными входами второго цифро-аналогового преобразователя, а выход первого цифро-аналогового преобразователя подключен к другому входу генератора линейно изменяющегося напряжения.

На чертеже изображена структурная электрическая схема предлагаемого цифрового синтезатора частот. зо

Синтезатор содержит генератор 1 опорной частоты, блок 2 установки кода частоты, накапливающий сумматор 3, регистр 4 памяти, первый цифро-аналоговый преобразователь (ЦАП) 5, второй ЦАП î, 0-триггер 7, генератфр 8 линейно изменяющегося . напряжения (ГЛИН}, компаратор 9, триггер 10 и фильтр 11 нижних частот.

Устройство работает следующим обю разом.

Код требуемой выходной частоты с выходов блока 2 установки кода частоты поступает на накапливающий сумматор 3 имеющий емкость й, и на

Э

43 входы первого ЦАП 5. Напряжение с

его выхода поступает на ГЛИН 8 в качестве напряжения питания схемы.

С частотой следования импульса выхода генератора 1 в накапливающем сумматоре 3..осуществляется сложение

50 накопленного числа с числом М, соответствующим коду на выходе блока 2.

Через К периодов импульсов генератора 1 происходит переполнение накапливающего сумматора 3, на его выходе переполнения появляется импульс, который поступает на управляющий вход регистра 4 памяти и на ф

0-вход 0-триггера 7, В регистре 4 памяти фиксируется код числа P оставшегося в накапливающем сумматоре

3 после его переполнения . Второй

ЦАП 6 преобразует код этого числа в напряжение, поступающее на первый вход компаратора 9. На второй вход компаратора 9 поступают импульсы пилообразной формы с выхода ГЛИН 8, длительность которых равна периоду следования импульсов опорной частоты, а положение определяется импульсами с выхода 0-триггера 7, задержанными по отношению к импульсам переполнения также на период опорной частоты.. При совпадении уровней напряжений на обоих входах компаратор вырабатывает импульсы, длительность которых изменяется в процессе работы синтезатора. Триггер 10 работает в .4 счетном режиме, необходимом для получения на входе фильтра !1 симметричных импульсов.

Для того, чтобы исключить зависимость результата сравнения от значений числа М, соответствующего установленной частоте выходного сигнала, напряжение на выходе ГЛИН 8 с изменением М должно изменяться по размаху, поэтому в качестве питающего напряжения ГЛИН 8 используется выходное напряжение первого ЦАП 5, величина которого пропорциональна числу M.

Предлагаемое устройство позволя,ет также увеличить максимальную частоту сигнала на выходе компаратора. При применении предлагаемого устройства в качестве датчика мелкой сетки частот или в качестве частотного манипулятора значение числа M в процессе работы изменяется незначительно. При этом размах пилообразного напряжения на втором входе компаратора 9 изменяется незначительно, что приводит к уменьшению уровня побочных спектральных состэвляющих выходного сигнала.

Цифровой синтезатор частот, содержащий последовательно соединенные генератор опорной частоты, D-триггер, генератор линейно изменяющегося напряжения, компаратор, триггер и фильтр нижних частот, а также последовательно соединенные блок установки кода частоты, накаплива9783 ющий сумматор и регистр памяти, а также первый цифро-аналоговый преи образовател ь, пор азрядные входы которого соединены с соответствующими поразрядными выходами блока S установки кода частоты, и второй цифро-аналоговый преобразователь, выход которого соединен с другим входом компаратора, при этом выход генератора опорной частоты соединен с сигнальным входом накапливающего сумматора, дополнительный выход которого соединен с другим входом 0-триггера и управляющим входом регистра

ВНИИПИ Заказ 9239/73

Тираж 959 Подписное

Филиал ППП "Патент", г.Ужгород,ул.Проектная,4

14 6 памяти, о тли чающи йся тем, что, с целью упрощения синтезатора, поразрядные выходы регистра памяти соединены с соответствующими поразрядными входами второго цифро-аналогового преобразователя,. а выход ,hepBoro цифро-аналогового преобразоI вателя подключен к другому входу генератора линейно изменяющегося напряжения.

Источники информации принятые во внимание при экспертизе

1. Патент США N 3882403, кл . 328-14, 06 .05 .75 (прототип).