Устройство для поиска экстремумов сигнала

 

УСТРОЙСТВО ДЛЯ ПОИСКА ЭКСТРЕМУМОВ СИГНАЛА, содержащее блок сравнения, регистр максимума, регистр минимума, блок памяти, генератор импульсов и двухразрядный сдвиговый регистр, причем к второму -входу блока сравнения подсоединен уравновешивающий выход блока памяти, выходы блока сравнения соединены с первыми входами блока памяти и с входами сдвигового регистра, выход генератора импульсов соединен с вторым входом блока памяти, отличающееся тем, что, с целью расширения функциональных возможностей устройства, в него введены два ключа, цифроаналоговый преобразователь и блок управления, который состоит из первого, второго и третьего дешифраторов, триггера управления ключами, распределителя тактовых и№пульсов , генератора тактовых импульсов , блока изменения режимов работы, счетчика пусковых импульсов, причем выходы сдвигового регистра подсоединены к входам первого, второго и третьего дешифраторов, а выходы блока сравнения подключены к входам второго и третьего Дешифраторов, первый и второй выходы распределитеВСЕ ОКЗНДЯ I 1и;;„НЕ ;;дя СлБЛИО; г,./ л ля тактовых импульсов подключены соответственно к первому и второму синхронизирующим входам сдвигового регистра, третий выход распределителя тактовых импульсов соединен с входом первого дешифратора и единичным входом триггера управления ключами , четвертый выход распределителя тактовых импульсов соединен с входами второго и третьего дешифраторов и с нулевым входом триггера управления ключами, пятый выход распределителя тактовых импульсов соединен с входом блока изменения режимов работы, установочный вход триггера управления ключами соединен с установочным выходом блока измене (Л ния режимов работы, выход генерато-ра тактовых импульсов подетючен к входам распределителя тактовых импульсов и блока изменения режимов работы, первый управляющий выход блока изменения режимов работы соединен с входом второго дешифратора, второй со to управлякяций выход блока изменения режимов работы соединен с соответствунщим входом распределителя тактоCD li СО вых, импульсов, выход пусковых импульсов блока изменения режимов работы соединен со счетным входом счетчика пусковых импульсов, первый выход которого соединен с входом второго дешифратора, а второй выход - с V входами второго и третьего дешифраторов , вход первого ключа соединен с источником входного сигнала, выходы первого и второго ключей соединены с первым входом блока сравнения, управляющий вход первого ключа соединен с нулевым выходом триггера уп (равления ключами, управляющий

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН (gg 4 G 05 В 13/02

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К А ВТОРСКОМЪ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГННТ СССР (21) 2826244/18-24 (22) 17.09.79 (46) 15.06.89. Бюл. И- 22 (71) Институт кибернетики АН Украинской, ССР (72) H.А.Багацкий (53) 62-50(088.8) (56) Авторское свидетельство СССР

В 424162, кл. G 05 В 13/02, 1974 °

Авторское свидетельство СССР

11 557718, кл. С 05 В 13/02, 14.01.77. (54)(57) УСТРОЙСТВО ДЛЯ ПОИСКА ЭКСТРЕМУМОВ СИГНАЛА, содержащее блок сравнения, регистр максимума, регистр минимума, блок памяти, генератор импульсов и двухразрядный сдвиговый регистр, причем к второму входу блока сравнения подсоединен уравновешивающий выход блока памяти, вььходы блока сравнения соединены с первыми входами блока памяти и с входами сдвигового регистра, выход генератора импульсов соединен с вторым входом блока памяти, о т л и— ч а ю щ е е с я тем, что, с цельш расширения функциональных возможностей устройства, в него введены два ключа, цифроаналоговый преобразователь и блок управления, который состоит из первого, второго и третьего дешифраторов, триггера управления ключами, распределителя тактовых импульсов, генератора тактовых импульсов, блока изменения режимов работы, счетчика пусковых импульсов, причем выходы сдвигового регистра подсоединены к входам первого, второго и третьего дешифраторов, а выходы блока сравнения подключены к входам второro и третьеro дешифраторов, первый и второй выходы распределите„„SU„„972949

2 ля тактовых импульсов подключены соответственно к первому и второму синхронизирующим входам сдвигового регистра, третий выход распределителя тактовых импульсов соединен с входом первого дешифратора и единичным входом триггера управления клю— чами, четвертый выход распределителя тактовых импульсов соединен с входами второго и третьего дешифраторов и с нулевым входом триггера управления ключами, пятый выход ðàñпределителя тактовых импульсов соединен с входом блока изменения режимов работы, установочный вход триггера управления ключами соединен с установочным выходом блока измене<О ния режимов работы, выход генерато ра тактовых импульсов подключен к входам раппрададитапя тактовых ммпульсов и блока изменения режимов работы, первый управляющий выход бло- 2 ка изменения режимов работы соединен, с входом второго дешифратора, второй управляющий выход блока изменения режимов работы соединен с соответствуницим входом распределителя тактовых импульсов, выход пусковых им- ци пульсов блока изменения режимов ра- р боты соединен со счетным входом счетчика пусковых импульсов, первый выход которого соединен с входом второго дешифратора, а второй выход — с входами второго и третьего дешифраторов, вход первого ключа соединен с источником входного сигнала, выходы первого и второго ключей соединены с нервым входом блока сравнения, управляющий вход первого ключа соединен с нулевым выходом триггера управления ключами, управляющий вход

3 9729 i9 второго ключа соединен с единичным

15

20 динена с выходной шиной кода призна25 ков всего устроиства. выходом григгера управления ключами, вход второго ключа соединен с выходом цифроаналогового преобразователя, упр авляющий вход которого связ ан с третьим выходом распределителя тактовых импульсов, а информационный вход — с информационными выходами блока памяти и регистров максимума и минимума, информационные входы регистров максимума и минимума подсоединены к информационному выходу блока памяти, информационные выходы бло.ка памяти и регистров максимума и минимума подключены к информационному выходу устройства, входы, управления выдачей кода регистров максимума и минимума соединены с первым и вторым выходами первого дешифратрра соответственно, входы управления занесением кода регистров максимума и минимума связаны с первым и вторым выходами второго дешифратора соответственно, управляющий вход."Пуск" блока памяти соединен с выходом пусковых импульсов блока изменения режимов работы, управляющий вход разр еш е ни я выд ачи кода бл о ка и амя ти подключен к четвертому выходу распределителя тактовых импульсов, выходы сдвигового регистра соединены с входами третьего дешифратора, выход "Готов код" блока памяти подключен к соответствующему входу блока изменения режимов работы, установочные входы блока памяти, сдвигового регистра, цифроаналогового преобразователя, регистра максимума и регистра минимума подсоединены к установочному выходу блока изменения режимов работы, входная кодовая

;шина блока изменения режимов работы соединена с входной кодовой шиной режимов работы всего устройства, выходная шина кода признаков третьего дешифратора блока управления соеИзобретение относится к цифровой измерительной технике и аналого-цифровой вычислительной технике и предназначено для поиска локальных и глобальных экстремумов, а также наименьших и наибольших значений сигнал а.

Известно устройство для определения экстремальных значений сигнала, которое содержит линию задержки, ключи, генератор импульсов, формирователи импульсов, схемы совпадения, и служит для определения величины и положения экстремумов.

Недостатком этого устройства является то, что оно может определять только локальный экстремум.

Наиболее близким техническим решением к предлагаемому является уст4 ройство, содержащее блок сравнения, регистр максимума, регистр минимума, блок памяти, генератор импульсов и двухразрядный сдвиговый регистр, причем к второму входу блока сравне-ния подсоединен уравновешиван>щий выход блока памяти, выходы блока сравнения соединены с первыми входами блока памяти и с входами сдвигового регистра, »ыход генератора импульсов

40 соединен с вторым входом блока памяти.

С целью расширения функциональных возможностей устройства, в него введены два ключа, цифроаналоговый пр ео бр аз о ватель и бло к у пр авл ения, который состоит из первого, второго и третьего дешифраторов, триггера управления ключами, распределителя тактовых импульсов, генератора тактовых импульсов, блока изменения режима работы, счетчика пусковых импульсов, причем к второму входу блока сравнения подсоединен уравновешивающий выход блока памяти, выход блока сравнения соединен с первым входом блока памяти и с входом сдвигового регистра, выход генератора импульсов соединен с вторым входом

50 блока памяти, выходы сдвигового регистра подсоединены к входам перво.го, второго и третьего дешифраторов, а выходы блока сравнения подключены к входам второго и третьего дешифра55 торов, первый и второй выходы распределителя тактовых импульсов подключены cîîòâåòñòâåííî к первому и второму синхронизирующим входам сдвигового регистра, третий выход распреи минимума связаны с первым и вторым выходами второго денифратора соот— ветственно, управляющий вход "Пуск"

5 блока памяти соединен с выходом пусковых импульсов блока изменения режимов работы, управля|ощий вход разрешения выдачи кода блока памяти подключен к четвертому выходу распределителя тактовых импульсов, выходы сдвигового регистра соединены с входами третьего денифратора, выход "Готов код" блока памяти подключен к соответствующему входу блока изменения-.:режима работы, установочные входы.блока памяти, сдвигового регистра, цифроаНалогового преобразователя, регистров максимума и минимума подсоединены к установоч20 ному выходу блока изменения режима работы, входная кодовая нина блока изменения режима работы соединена с входной кодовой шиной режима работы всего устройства, выходная шина кода

25 признаков третьего дешифратора блока управления соединена с ниной выходного кода признаков всего устройства.

Структурная схема предлагаемого устройства изображена на чертеже. ти, двухразрядного сдвигового регирегистра 10 минимума.

Блок 7 управлейия состоит из первого денифратора 11.1, второго дешифратора 11.2, третьего денифратора 11 ° 3, триггера 12 управления ключами, распределителя 13 тактовых импульсов, генератора 14 тактовых импульсов, счетчика 15 пусковых импульсов, блока 16 изменения режима работы, Вход первого ключа 5 соединен с источником входного сигнала U, выход первого ключа 5 соединен с выходом второго ключа 6 и с первы;1 входом блока 1 сравнения, второй вход блока 1 сравнения соединен с уравновешивающим выходом блока 2 памяти.

Выход блока 1 сравнения подсоединен к первому входу блока 2 памяти, к входу сдвигового регистра 3, к входам второго дешифратора 11.2 и третьего дешифратора 11.3 блока 7 управления.. Выход генератора 4 импульсов

972949 делителя тактовых импульсов соединен с входом первого денифратора и единичным;-входом триггера управления ключами, четвертый выход распредели-теля тактовых импульсов соединен с входами второго и третьего дешифра- торов и с нулевым входом триггера управления ключами, пятый выход распределителя тактовых импульсов соединен с входом блока изменения .режима работы, установочный вход триггера управления ключами соединен с установочным выходом блока изменения режима работы, выход генератора тактовых импульсов подключен к входам распределителя тактовых импульсов и блока изменения режима работы,первый управляющий выход блока изменения режима работы соединен с входом второго денифратора, второй управляющий выход блока изменения режимов работы соединен с соответствующим входом распределителя тактовых импульсов, выход пусковых импульсов блока изменения режимов работы сое,:динен со счетным входом счетчика пусковых импульсов, первый выход котароко соединен с входом второго дешифратора, а второй выход соединен 30 с входами второго и третьего дешифра-. торов, вход первого ключа соединен с источником входного сигнала, выходы первого и второго ключей соединены с первым входом блока сравнения, управляющий вход первого ключа соединен. с нулевым выходом триггера управления ключами, управляющий вход второго ключа соединен с единичным выходом триггера управления ключами, вход второго ключа соединен с выходом цифроаналогового преобразователя, управляющий вход которого связан с третьим выходом-распределителя тактовых импульсов, а информационный 45 вход — с информационными выходами блока памяти и регистров максимума и минимума, информационные входы регистров максимума и минимума подсоединены к информационному выходу бло- 5О ка памяти, информационные выходы блока памяти и регистров максимума и минимума подключены к информационному выходу устройства, входы управ:ления выдачей кода регистров макси- 55

;мума и минимума соединены с первым и вторым выходами первого дешифрато ра соответственно, входы управления занесением кода регистров максимума

Она состоит из блока 1 сравнения (аналоговых сигналов), блока 2 памястра 3, генератора 4 импульсов, двух аналоговых ключей 5 и 6, блока 7 управления, цифроаналогового преобразователя 8, регистра 9 максимума, 972949

8 с подключен к второму входу блока 2 памяти. Выходы регистра 3 сдвига соединены с входами первого денифратора 11.1, второго денифратора 11.2 и третьего дешифратора 11.3. Информационный выход блока 2 памяти соединен с информационным выходом устройства 17 и с информационными входами цифроаналогового преобразователя 8, регистра 9 максимума и регистра 10 иййимума. Информационные выходы регистра 9 максимума и регистра 10 ми.-.: нимума подключены к информационным входам цифроаналогового преобразователя 8 и к информационному выходу 17 всего устройства. Выход цифроаналогового преобразователя 8 соедйнен с входом второго ключа 6.

Первый выход 18 и второй выход 19 распределителя 13 тактовых импульсов подключены к первому и второму синхронизирующим входам сдвигового регистра 3, третий выход 20 распределителя 13 тактовых импульсов соединен с .единичным входом триггера 12 управле- ния ключами, входом первого дешифратора 11.1 и входом 20 управления занесением кода цифроаналогового преобразователя 8. Четвертый выход 21 распределителя 13 тактовых импульсов подключен к нулевому входу триггера

12 управления ключами, к входам второго и третьего дешифраторов 11.2 и

11.3, к управляющему входу 21 разрешения выдачи кода блока 2 памяти. Пятый выход распределителя 13 тактовых импульсов соединен с входом блока 16 изменения режима работы. Выход генератора 14 тактовых импульсов подключен к первому входу распределителя 13 тактовых импульсов и к входу блока 16 . изменения режима работы..Установочный вход триггера 12 управления ключами соединен с установочным выходом блока 16, первый управляющий выход которого соединен с вторым дешифратором

11.2, а второй управляющий выход сое.динен с соответствующим входом распределителя 13. Выход пусковых импульсов блока 16 соединен со счетным входом счетчика 15 пусковых импульсов, первый выход которого подсоединен к входу второго дешифратора 11.2, а второй выход — к входам второго и третьего дешифраторов 11.2 и 11. 3.

Входы управления выдачей кода регистров максимума 9 и минимума 10 связа"ны с первым 22 и вторым 23 выходами первого дешифратора 11.1. Входы управления занесением кода регистров максимума 9 и минимума 10 подключены

5 к первому 24 и второму 25 выходам второго денифратора 11 2. Управляющий вход 26 первого ключа 5 соединен с нулевым выходом триггера 12 управления ключами, а управляющий вход 27 второго ключа 6 подключен к единичному выходу триггера 12. Установочный выход 28 блока 16 изменения режима работы соединен с установочными входами блока 2 памяти, регистра 3 сдвига, цифроаналогового преобразователя 8, регистров максимума 9 и минимума 10. Выход 29 готовности кода блока 2 памяти подсоединен к соответствующему входу блока 16 изменения режима работы. Выход 30 пусковых импульсов блока 16 подключен к соответствующему входу блока 2 памяти. Входная кодовая шина 31 блока 16 соединена с входом всего устройства.

25 Информационные выходы блока 2 памяти, регистров максимума 9 и минимума 10 подсоединены к информационной выходной шине 17 всего устройства.

Выходная шина 32, кода признаков тре3Q тьего дешифратора 11.3 соединена с выходной шиной кода признаков всего устройства.

Предлагаемое устройство может работать в режимах "Поиск наименьших и наибольших значений" и "Поиск глобальных экстремумов". В режиме "Поиск наименьших и наибольших значений" устройство работает следующим образом.

40 ПОсле ПОступления на ВХОД 31 кО да режима работы с установочного выхода 28 блока 16 изменения режима работы на установочные входы 28 блока 2 памяти, регистра 3 сдвига, 4i; цифроаналогового преобразователя 8, регистров максимума 9 и минимума 10, триггера 12 управления ключами поступает сигнал начальной установки.

При этом триггер 12 устанавливается

50 в т акое положение, что сигнал с его нулевого выхода замакает первый аналоговый ключ 5, а сигнал, с его единичного выхода 21 размыкает второй аналоговый ключ 6,. Входной сигнал U

Х через аналоговый ключ 5 подсоединяется к входу блока 1 сравнения аналоговых сигналов. С выхода 30 блока

16 изменения режима работы на вход

30 блока 2 памяти поступает первый 972949 сигнал "Пуск", llo этому сигналу происходит процесс автокомпенсации вход ного сигнала Uz, . Первый сигнал

"Пуск" поступает также на вход счет5 .чика 15 пусковых импульсов, после чего на первом выходе счетчика 15 появляется разрешающий потенциал, поступающий на вход второго дешифратора 11,2. После окончания автокомпенсации на аналоговом выходе блока

2 памяти устанавливается уравновешивающий сигнал U>z,, равный с точностью до дискретности автокомпенсации входному сигналу U с выхода 29

1 блока 2 памяти сигнал готовности кода поступает на вход блока 16 изменения режима работы, Через определенный промежуток времени, определяемый кодом, поступающим на. вход 31 блока 16 20 с второго выхода блока 16 на соответствующий вход распределителя 13 тактовых импульсов поступает потен"цйал, который разрешает импульсам генератора 14 тактовых импульсов 25 проходить в распределитель 13.

После поступления первого импульса от генератора 14 тактовых импульсов на первый вход распределителя 13 тактовых импульсов появляется сигнал 30 на первом выходе 18 распредеЛителя

13, после появления второго импульса появляется сигнап на втором выходе 19 распределителя 13 и т.д, По сигналу с первого выхода 18 распределителя 13 в регистре 3 сдвига информация с триггера первого разряда переносится в триггер второго разряда. В этот момент времени вход,ной аналоговый сигнал равен значению

П„,,которое через первый аналоговый ключ 5 поступает на один вход блока

1 сравнения аналоговых сигналов. На второй вход блока 1 сравнения поступает уравновешивающий сигнап U>> 45

На выходе блока 1 сравнения имеется цифровой сигнал, который определяется знаком приращения Ь U, (е ign 4 U, +) между аналоговыми сигналами Б», . и

Uyp„. Если Uz > U>I (simdU <0),,@ то на выходе блока сравнения "1" ° если U> (U> (signhU, д>0), то на выхо"2 Ц » )fi il де блока сравнения 0

По сигналу с выхода 19 распределителя 13 тактовых импульсов с выхода блока 1 сравнения значение signhlJI заносится в триггер первого разряда °

По сигналу с выхода 20 распределителя 13 тактовых импульсов информация из регистра 9 максимума или из:. . регистра 16 минимума заносится в регистр цифроаналогового преобразователя 8. По этому же сигналу триггер

12 управления ключами перебрасывается по единичному входу. При этом первый анапоговый ключ 5 размыкается, а второй аналоговый ключ 6 замыкается, и аналоговый сигнал U а с. выхода цифроаналогового преобразователя 8, соответствующий коду наибольшего значения сигнала или коду наименьшего значения сигнапа, хранят щегося в регистрах максимума 9 или минимума 10, сравнивается в блоке I сравнения аналоговых сигналов с сигpazroM U9p„, На выходе блока 1 устаI 1иавливается цифровой сигнал, который, вависит от значения знака прираще-:

П чсдп (signdU« z ) между сигна лами U< q и Usl, . Если U< n)U>p, (з18пЩ „„«-О), на выходе блока сравнения "1, если Us.©> U>p (signLU<$0), на выходе блока сравнения "0".

По следующему сигналу с выхода21 распределителя 13 тактовых импульсов в регистры максимума 9 и минимума 10 заносится значение кода КХ1, соот- . ветствующее аналоговому сигналу Ug

Триггер 12 управления ключами иеребрасывается по нулевому входу, выходы триггера 26 и 27 воздействуют на управляющие входы ключей 5 и 6, и аналоговый ключ 5 заьыкается, а аналого" вый ключ 6 размыкается.

-Следующий пятый сигнал с выхода распределителя 13 тактовых импульсов поступает на вход блока 16 изменения ° . режима работы, с выхода 30 которого на вход блока 2 памяти поступает второй импульс "Пуск". По этому сигналу происходит процесс автокомпенсации входного сигнала П . Второй сигнал

"Пуск" поступает также на вход счетчика 15 пусковых импульсов, после чего на его первом выходе появляется запрещающий потенциал, а на втором— разрешающий, сохраняющийся на все последующее время работы устройства и поступающий на соответствующие входы второго и третьего денифраторов

1l.2 и II.Ç. После окончания автокоь пенсацни на аналоговом выходе блока 2 памяти устанавливается уравновенивающий сигнал П,, равный с точностью до дискретности автокомпенсации входному сигналу U с выхода 29 блока

2 памяти сигнал готовности кода пос972949

12 тупает на вход блока 16 изменения режима работы.

Через определенный промежуток времени, определяемый кодом на входе 31 блока 16 с второго выхода блока 16

5 на соответствующий вход распределителя 13 тактовых импульсов поступает потенциал, который разрешает импульсам генератора 14 тактовых импульсов проходить в распределитель 13.

По сигналу с первого выхода 18 распределителя 13 в регистре 3 сдвига значение sign>U<, хранящееся в триггере первого разряда, переносится 15 в триггер второго разряда. В этот момент времени входной аналоговый сигнал равен значению U »» которое через первый аналоговый ключ 5 поступает на один вход блока 1 сравнения аналоговых сигналов. На. второй вход, блока 1 поступает уравновешивающий .. сигнал Пцр . На выходе блока 1 сравнения имеется цифровой сигнал, который определяется значением sign>Uz> ° 25

t . По сигналу с выхода 19 распределителя 13 тактовых импульсов с выхода блока 1 сравнения значение signAU заносится в триггер первого разряда.

Если в триггерах 3 сдвигового регист-, 30 ра хранятся "1", то значение аналогоsoro сигнала Б„, находится на возрастающем входном сигнале, а если "0", то на убывающем сигнале. Если в первом разряде хранится "0", а во втором у! J!1ý то U» является м си умом з сигнала, а если. в первом разряде "1", а во втором "0", то U» является минимумом сигнала.

По сигналу с выхода 20 распреде..лителя 13 на выходе 22 первого дешифратора 11.1 появляется разрешающий импульс, по которому информация из регистра максимума 9 переносится в регистр цифроаналогового преобразователя 8, если в сдвиговом регистре 3 хранится код ll или 01> Если же в сдвиговом регистре 3 храйится код

00 ипи 10, то в регистр цифроаналогового преобразователя 8 переносится информация нз регистра минимума 10.

По этому же сигналу информация с регистров 9 и 10 поступает на выход 17 всего устройства, а триггер 12 управления ключами перебрасывается по

55 единичному входу. При этом первый аналоговый ключ 5 размыкается, а второй аналоговый ключ 6 замыкается и„аналоговый сигнал П „|| с выхода цифроаналогового преобразователя 8, соответствующий коду наибольшего значения сигнала "МАХ" или коду наименьшего значения сигнала "MIN" хранящйхся соответотвенно в регистрах максимума 9 или минимума 10, сравнивается на блоке. 1 сравнения аналоговых сигналов с сигналом U,p

« а

Если на выходе блока l устанавливается цифровой сигнал, который зависит DT величины s gn4Uв °

2 Цс||1

Если в регистр цифроаналогового преобразователя 8 был записан код из регистра максимума 9 и Utl„ >U

Цс||| 5 то по сигналу с выхода 21 распределителя 13 тактовых импульсов разрешающего ймпульса .с выхода 24 второго дешифратора 11.2 нет, и в регистре максимума 9 остается значение кода, бывшее в нем ранее,. если же Ц „(О„ то в регистр максимума 9 по сигналу с выхода 2! распределителя 13 поступает с выхода 24 второго дешифратора разрешение на занесение кода 1Я с выхода блока 2 .памяти. Этот же код поступает на выход 17 всего устройства. По сигналу с выхода 25 разрешается также выдача кода признаков по выходу 26. Если в регистр цифроаналогового преобразователя 8 был записан код из регистра минимума 10 и Ug ||в(Uyp To IIQ сигналу с выхо да 21 в регистре 10 минимума остается значение кода, бывшее в нем ра-, нее, так как сигнал разрешения занесения с выхода 25 второго дешифратора 11.2. не поступает. -Если .Б, „„> Б |, то с выхода 25 второго денифратора 11,2 поступает сигнал, разрешающий занесение кода КХ из блока 2 памяти в регистр минимума 10.

Триггер 12 управления ключами перебрасывается по нулевому входу, и аналоговый ключ 5 замыкается, а аналоговый ключ 6 размыкается.

Следующий пятый сигнал с выхода распределителя 13 тактовых импульсов поступает на вход блока 16 изменения режима работы, с выхода 30 которого на вход блока 2 памяти поступает третий импульс Пуск . По этому сигналу происходит процесс автокомпенсации входного сигнала U

В дальнейшем устройство работает так же, как и при поступпении второго сигнала "Пуск .

Таким образом, в регистре максимума 9 и регистре минимума 10 накап13

972 ливаются соответственно коды наибольших и наименьших значений входного сигнала, которые как и цифровой код каждого з н аче ния входного си гна- .

5 ла, поступают на выход 17 всего устрой,ств а. му мам.

Изобретение позволяет определить наибольшие и наименьшие значения сигнала, а также глобальные значения экстремумов на заданном промежутке времени.

Составитель A.Ëàùåâ

Техред Л.Олийньпс

Корректор С.Шекмар

Редактор Л.Письман Заказ 4722 Тираж 788 Подпи сн о е

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", r.Óæãîðîä, ул. Гагарина,103

Режим "Поиск глобальных экстремумов" отличается от описанного режима условиями, при которых происходит занесение информации в регистры максимума 9 и минимума 10. С первого выхода блока 16 изменения режимов работы на вход второго децифратора

11.2 поступает потенциал, в соответствии с которым сигналы на выходах

24 нли 25 появляются только после

949 14 появления кодов локального максимума, О1 или локального минимума 10 на выходе регистра 3 сдвига. Коды КХ илн КХ„„ с выхода блока 2 памяти первый раз заносятся соответственно в регистры максимума 9 и минимума 10.

В последуюцем на блоке 1 сравнения аналоговых сигналов сравниваются величины liy1, и U