Преобразователь угла поворота вала в код

ОП ИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистических

Республик

< 972541 (61 ) Дополнительное к а вт. с вид-ву (22) Заявлено 28. 04.81 (2! ) 3282533/18-24 с присоединением заявки №(23) Приоритет—

Опубликовано 07. 11 . 82 . Бюллетень № 41

Дата опубликования описания 07 . 11. 82 (51) М. КдG 08 С 9/00

Гоеударетеснный комитет оо делам нзабретеннй н открытнй (53) УЙК 681. 325 (088. 3) :. ;(:оюц, р

f ЪЪ I!ATDirtlO тли1 а М вМБЛИОТ! : :;л (72) Автор. изобретения

В.А.Ларионов (7I) Заявитель (54) ПРЕ06РАЗОВАТЕЛЬ УГЛА ПОВОРОТА ВАЛА

В КОД

Изобретение относится к автоматике и вычислительной технике и может быть использовано для связи аналогичных источников информации с цифровым вычислительным устройством.

Известен преобразователь, содержащий формирователь кода октантов, аналоговый коммутатор, последовательно соединенные аналого-цифровой преобразователь, преобразующий напряжение с выходов синусно- косинусного датчика (СКД ) в код тангенса угла, и цифровой генератор функции арктангенса, преобразующий код тангенса угла в код угла jlj.

Недостатками этого преобразователя являются сложность и большое количество оборудования B цифровой части.

Известен также преобразователь содержащий СКД, соединенный с селектором октантов, выходы которого один непосредственно, а другой через первый блок масштабирования, подключены к входам вычитателя, линейный преобразователь напряжения-код, блок управления, счетчик, фазовый детектор и второй блок масштабирования, выход вычитателя соединен с сигнальным входом фазового детектора и входом второго блока масштабирования, выход которого подключен к измеритель о ному входу преобразователя напряжение-код, управляющий вход которого соединен с одним из выходов фазового детектора, опорный вход которого соединен с одним иэ выходов СКД, а другой выход - с входом счетчи" ка (2 j.

Недостатками этого преобразователя являются невысокая точность и большое количество используемого оборуго дования.

Наиболее близким по технической сущности является преобразователь угла поворота вала в код, содержащий

972541

СКД угла, выходы которого подключены к формирователю кода квадрантов и к одним входам первого и второго коммутаторов, выход второго коммутатора через первый интегратор подключен к другому входу первого коммутатора и к входу первого компаратора, выход второго интегратора подключен к входу второго компаратора и через инвертор подключен к другому входу второго коммутатора, выходы компара" торов подключены к одним входам блока управления, другой вход которого соединен с генератором импульсов, первые выходы блока управления под" ключены к регистру, второй выход— к одним управляющим входам коммутаторов, третий выход - к входам обнуления интеграторов, источник напряжения. Выход первого коммутатора подключен к входу второго интегратора, четвертый выход Ьлока управления подключен к другим управляющим входам коммутаторов, а пятый выход к управляющему входу регистра (3$.

Недостатком такого преобразователя является наличие погрешности,вызванной изменением параметров интеграторов и инвертора, Целью изобретения является повышение точности преобразователя.

Поставленная цель достигается тем, что в преобразователь угла поворота взла в код, содержащий СКД угла, выходы которого подключены к формирователю кода квадрантов и к одним входам первого и второго коммутаторов, выход второго коммутатора через первый интегратор подключен к другому входу первого коммутатора и к входу первого компаратора, выход второго интегратора подключен к входу второго компаратора и через инвертор — к другому входу второго коммутатора, выходы компараторов подключены к одним входам блока управления, другой вход которого соединен с генератором импульсов, первые выходы блока управления подключены к регистру, второй выход — к одним управ ляющим входам коммутаторов, третий выход - к входам обнуления интеграторов, источник напряжения, введены; первый и второй ключи, управляемый делитель напряжения, блок управления делителем напряжения, два элемента И и формирователь тактов, вход которого подключен к четвертому

5 ю !

4 выходу блока управления, первый выход формирователя тактов подключен к другим управляющим входам коммута торов, второй выход - к управляющим входам первого и второго ключей, сигнальные входы ключей соединены с источником напряжения, выход первого ключа соединен с выходом первого коммутатора и через управляемый делитель напряжения подключен к входу второго интегратора, а выход второго ключа соединен с входом первого интегратора, третий и четвертый выходы формирователя тактов подключены к одним входам соответственно первого и второго элементов И, другие входы которых соединены с пятым выходом блока управления, а выходы соответственно подключены к управляющим входам регистра и блока управления делителем напряжения, сигнальные входы которого соединены с первыми выходами Ьлока управления, а выходы подключены к управляющим входам делителя напряжения, На чертеже представлена структурная схема преобразователя.

Преобразователь содержит СКД 1, выходы которого подключены к формирователю 2 кода квадранта и к одним входам коммутаторов 3 и 4, выход коммутатора 3 через управляемый делитель 5 напряжения подключен к интегратору 6, выход которого подключен к компаратору 7 и через инвертор 8 к другому входу коммутатора 4. Выход коммутатора 4 через интегратор 9 подключен к другому входу коммутатора

3 и к компаратору 10. Выходы компараторов 7 и 10 подключены к одним входам блока 11 управления, другой вход которого соединен с генератором 12 импульсов, Первые выходы блока 11 подключены к регистру 13 и к блоку 14 управления делителем 5, второй выход блока 11 подключен к одним управляющим входам коммутаторов 3 и 4, третий выход — к входам обнуления интеграторов 6 и 9, четвертый выход — к входу формирователя

15 тактов, пятый выход — к входам элементов И 16 и 17, выходы которых подключены соответственно к регистру 13 и блоку 14. Первый выход формирователя 15 подключен к другим входам коммутаторов 3 и 4, а второй выход — к управляющим входам ключей

18 и 19, сигнальные вхопы которых

5 9725 соединены с источником 20 напряжения, а выходы подключены соответственно к делителю 5 и интегратору

9, Третий и четвертый выходы формиро-. вателя 15 подключены к входам элементов 16 и 17, выход блока 14 подключен к управляющему входу делителя 5. Формирователь 15 состоит из триггера 21 со счетным входом, выходы которого подключены к третье- tO му и четвертому выходам формирователя 15 и к одним входам элементов

И 22 и 23 другие входы которых соединены с входом триггера, а выходы подключены к первому и второму вы- 15 ходам формирователя 15.

Преобразователь работает следующим образом.

Датчик 1 формирует сигналы, про- 20 порциональные синусу и косинусу угла поворота его вала. По сигналу с четвертого выхода блока 11 триггер 21 устанавливается в н0", на выходе элемента 23 формируется единичный 2$ уровень, по которому замыкаются ключи 18 и 19. Напряжение источника

20 через ключ 18 и делитель 5 поступает на вход интегратора б, а через ключ 19 — на вход интегратора 9. По зо прошествии некоторого времени интегрирования появляется сигнал на втором выходе блока 11, а с четвертого выхода снимается. При этом выход интегратора 9 через коммутатор 3 подключается к входу делителя 5, а выход интегратора 8 через коммутатор

4 подключается к входу интегратора

9. Начинается процесс взаимного интегрирования напряжений интеграторов

6 и 9 до тех пор, пока выходное напряжение одного из интеграторов не станет нулевым, что фиксируется компаратором 7 или 10. Временной интервал взаимного интегрирования измеряется путем заполнения его импульсами генератора 12 и подсчета в блоке 11. Сигнал окончания интегрирования с пятого выхода блока 11 через открытый элемент 17 проходит в блок

14 и переписывает в этот блок полученный код временного интервала с первых выходов блока 11. В зависимости от полученного кода коэффициент передачи делителя 5 устанавливается таким, чтобы постоянные интегрироваS5 ния интеграторов 6 и 9 (с учетом коэффициента передачи инвертора 8) были равны. После сигнала с пятого

4! 6 выхода блока 11 формируется сигнал с третьего выхода этого блока, по которому интеграторы 6 и 9 устанавливаются в "0".

Далее появляется сигнал снова на четвертом выходе блока il, по которому триггер 21 устанавливается в

"1", на выходе элемента 22 формируется единичный уровень, выходы датчика 1 подключаются соответственно к делителю 5 и интегратору 9. Начинается интегрирование выходных напряжений датчика 1 интеграторами 6 и 9, По происшествии времени интегрирования появляется сигнал на втором выходе блока 11, по которому входы делителя 5 и интегратора 9 отключаются от выходов датчика 1 и подключаются соответственно к выходу интегратора 8. Начинается вторично процесс взаимного интегрирования до момента срабатывания компаратора 7 или 10. Код временного интервала взаимного интегрирования переписывается выходным сигналом элемента

16 в регистр 13. После этого сигнал с третьего выхода блока 11 устанавливает интеграторы 6 и 9 в "0".

Цикл преобразования заканчивается.

Код угла поворота находится в регистре 13.

Таким образом в начале каждого цикла преобразования производится автоматическое ура внивание постоянных интегрирования, что повышает точность преобразователя при изменении параметров интеграторов и инвертора. формула изобретения

Преобразователь угла поворота вала в код, содержащий синусно-косинусный датчик угла, выходы которого подключены к формирователю кода квадрантов и к одним входам первого и второго коммутаторов, выход второго коммутатора через первый интегратор подключен к другому входу первого коммутатора и к входу первого компаратора, выход второго интегратора подключен к входу второго компаратора и через инвертор — к другому входу второго коммутатора, выходы компараторов подключены к одним входам блока управления, другой вход которого ,соединен с генератором импульсов, 7 9725 первые выходы блока управления подключены к регистру, второй выход - к одним управляющим входам коммутаторов, третий выход - к входам обнуления интеграторов, источник напряжения, отличающийся тем, что, с целью повышения точности преобразователя, в него введены первый и второй ключи, управляемый делитель на- . пряжения, блок управления делителем !о напряжения, два элемента И и формирователь тактов, вход которого подключен к четвертому выходу блока управления,. первый выход формирователя тактов подключен к другим управ- 1$ дяющим входам коммутаторов, второй выход - к управляющим входам первого и второго ключей, сигнальные входы ключей соединены с источником напряжения, выход, первого. ключа соединен 20 с выходом первого коммутатора и через управляемый делитель напряжения подключен к входу второго интегратора, а выход второго ключа соединен с

41 8 входом первого интегратора, третий и четвертый выходы формирователя тактов подключены к одним входам соответственно первого и второго элементов И, другие входы которых соединены с пятым выходом блока управления, а выходы соответственно подключены к управляющим входам регистра и блока управления делителем напряжения, сигнальные входы которого соединены с первыми выходами блока управления, а выходы подключены к управляющим входам делителя напряжения.

Источники информации, принятые во внимание при экспертизе

I, Авторское свидетельство СССР

1 550664, кл. G 08 C 9/04, 1975.

2. Авторское свидетельство СССР и 537370, кл; G 08 С 9/04, 1975 °

3. Е1ectron Гс Des qn vo1 18, 9, 1970, с.75-77; рис 34 (прототип).

972541

Составитель И.Наэаркина

Редактор Н.Рогулич Техред М.Надь Корректор Ю.Макаренко

Заказ 8521/43 Тираж 642 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, N-35, Раушская наб., д. 4/5 филиал ППП "Патент", г. Ужгород, ул. Проектная,