Триггерное устройство (его варианты)

Союз Советски к

Социапистическин

Республик

ОП ИСАНИЕ

ИЗОБРЕТЕН ИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ »970650 (61) Дополнительное к авт. саид-ву— (22)»»>«o 03. 04. 81 (21) 3268750/18-2 I

{53) . К .

Н 03 К 3/286 с присоединением заявки РЙ—

9кударстееный комитет

СССР (23) Приоритет ео делан изобретений и открытий

ОпУбликовано 30.10.82. Бюллетень _#_q 40

Дата опубликования описания 30,10.82

{53) УДК621 ° 374. .325(088.8) (72) Автор изобретения

Г. И. Шишкин (7I) ЗаявИтель (54) ТРИГГЦРНОЕ УСТРОЙСТВО (ЕГО ВАРИАНТЫ) 1

Изобретение относится к импульсной технике и может быть использовано

s устройствах вычислительной техники и и систем управления.

Известен двухустойчивый элемент, содержащий триггер, конденсаторный элемент, памяти и два элемента совпадения, первые входы которых соединены с управляющей шиной, выходы соответственно соединены с входами сброса и установки триггера, тактовый вход ко- î торого соединен с информационной шиной, прямой и инверсный выходы триггера соответственно подключены к входам конденсаторного элемента памяти, выходы которого соединены с вторыми входами соответствующих элементов совпадения (1 ).

Недостатками данного устройства являются сложность и недостаточная

20 помехоустойчивость.

Известно также триггерное устройство, содержащее триггер, первый и второй логические элементы, первый

2 и второй элементы памяти на магнитных сердечниках, первый и второй диоды, первый и второй конденсаторы, первый и второй резисторы, входы обмоток считывания первого и второго элементов памяти на магнитных сердечниках соединены с первой шиной питания, а выходы обмоток считывания через соответственно первый и второй диоды, включенные в прямом направлении относительно источника питания, соединены соответственно с входами установки и сброса триггера, которые соединены с первой шиной питания через соответственно первый и второй конденсаторы и со второй шиной пита" ния через соответственно первый и второй резисторы, выходы обмоток записи первого и второго элементов памяти на магнитных сердечниках соединены между собой, а входы обмоток записи соединены с выходами соответственно первого и второго логических элементов, первые входы которых объеди97065 нены между собой и соединены с вход-ной шиной устройства, а вторые входы соединены соответственно с прямым и инверсным выходами триггера (2 J.

Недостатком известного устройства является малая надежность °

Цель изобретения — повышение надежности триггерного устройства.

В первом варианте поставленная цель достигается тем, что в схеме 1О триггерного устройства, содержащего триггер, первый и второй логические элементы, первый и второй элементы памяти на магнитных сердечниках, первый и второй диоды, первый и второй конденсаторы, первый и второй резисторы, входы обмоток считывания первого и второго элементов памяти на магнитных сердечниках соединены с первой шиной питания, а выходы обмоток считывания через соответственно первый и второй диоды, включенные в прямом направлении относительно источника питания, соединены соответственно с входами установки и сброса триггера, которые соединены с первой шиной питания через соответственно первый и второй конденсаторы и со второй шиной питания через соответственно первый и второй резисторы, выходы обмоток записи первого и второго элементов памяти на магнитных сердечниках соединены между собой, а входы сбмоток записи соединены с выходами соответственно первого и второго логических

И элементов, первые входы которых соединены между собой и подключены к входной шине устройства, а вторые входы соединены соответственно с прямым и инверсным выходами триггера, триггер

40 выполнен в виде RS òðèããåðà, а в качестве логических элементов применены элементы Исключающее ИЛИ.

Во втором варианте поставленная цель достигается тем, что в схеме триг45 герного устройства, содержащего триггер, логический элемент, первый и второй элементы памяти на магнитных сердечниках первый и второй диоды, первый и второй конденсаторы, первый и второй резисторы, входы обмоток счи-. о тывания первого и второго элементов памяти на магнитных сердечниках соединены с первой шиной питания, а выходы обмоток считывания через соответственно первый и второй диоды, включенные в прямом направлении относительно источника питания, соединены соответственно с входами установки и сброса триггера, которые соединены с первой шиной питания через соответственно первый и второй конденсаторы и со второй шиной питания через соответственно первый и второй резисторы, выхоБы обмоток записи первого и второго элементов памяти на магнитных сердечниках соединены между собой, вход обмотки записи первого элемента памяти на магнитном сердечнике соединен с прямым выходом логического элемента, первый вход которого подключен ко входу устройства, а второй вход которой соединен с прямым выходом триггера, триггер выполнен в виде RS-триг гера, а логический элемент выполняет операцию, причем в качестве логического элемента применен элемент Исключающее ИЛИ. инверсный выход логичес-. кого элемента соединен со входом oFмотки записи второго элемента памяти на магнитном сердечнике.

В третьем варианте поставленная цель достигается тем, что в схеме триггерного устройства, содержашего триггер, первый и второй логические элементы, первый и второй конденсаторы, первый и второй резисторы, входы установки и сброса триггера, соединены с первыми обкладками соответственно первого и второго конденсаторов и через соответственно первый и второй резисторы — с одной из шин питания, первые входы первого и второго логических элементов соединены между собой и с входной шиной устройства, а вторые входы соединены соответственно с прямым и инверсным выходами триггера, триггер выполнен в виде RS-триггера, в качестве. логического элемента применен элемент Исключающее ИЛИ, а выходы логических элементов соединены со вторыми обкладками соответственно первого и второго конденсаторов.

В четвертом варианте поставленная цель достигается тем, что в схеме триггерного устройства, содержащего триггер, логический элемент, первый и второй конденсаторы, первый и второй резисторы, входы установки и сброса триггера соединены с первыми обкладками соответственно первого и второго конденсаторов и через соответственно первый и второй резисторыс одной из шин питания, первый вход логического элемента соединен с входной шиной устройства, а второй - с прямым выходом триггера, триггер вы5 9706 полнен в виде RS-триггера, в качестве логического элемента применен элемент Исключающее ИЛИ, а прямой и инверсный выходы логического элемента соединены со вторыми обкладками соответственно первого и второго конденсаторов.

На фиг. 1 представлена схема предлагаемого устройства, первый вариант; на фиг. 2 — то же, второ" вариант; íà !0 фиг. 3 — то же, третий вариант; на фиг. 4 — то же, четвертый вариант.

Устройство (фиг. 1) содержит вхбдную шину 1, первую 2 и вторую 3 шины питания, триггер 4, первый 5 и второй 15

6 элементы памяти на магнитных сердечниках, первый 7 и второй 8 диоды, первый 9 и второй l0 конденсаторы, первый 1! и второй 12 резисторы, первый

13 и второй 14 логические элементы. щ

Входы обмоток считывания первого 5 и второго 6 элементов памяти соединены с первой 2 шиной питания, а выходы обмоток считывания через соответственно первый 7 и второй 8 диоды, вклю-25 ченные в прямом направлении относительно источника питания, соединены соответственно с входами установки и сброса триггера 4, которые соединены с первой 2 шиной питания через Зо соответственно первый 9 и второй 10 конденсаторы и с второй 3 шиной питания через соответственно первый 11 и второй l2 резисторы, выходы обмоток записи первого 5 и второго 6 элементов памяти соединены между собой, а входы обмоток записи соединены с выходами соответственно первого 13 и второго 14 логических элементов, первые входы которых соединены с входной «!

1 шиной, а вторые входы — соответственно с прямым и инверсным выходами триггера 4.

Схема второго варианта триггерного устройства (фиг. 2) отличается от схемы первого варианта отсутствием второго логического элемента. При этом вход обмотки записи второго элемента 6 памяти соединен с инверсным выходом логического элемента l3.

Устройство по третьему варианту (фиг. 3) содержит входную шину 1, шину 2 питания, триггер .3 первый 4 . и второй 5 конденсаторы, первый 6 и второй 7 резисторы, первый 8 и второй 9 логические элементы. Входы установки и сброса триггера 3 соединены с первыми обкладками соответственно первого 4 и второго 5 конденсаторов

50 6 и через соответственно первый 6 и второй 7 резисторы - с шиной 2 питания, первые входы первого 8 и второго

9 логических элементов соединены с входной 1 шиной, вторые входы - соответственно с прямым и инверсным выходами триггера, а выходы - с вторыми обкладками соответственно первого 4 и второго 5 конденсаторов.

Схема четвертого варианта триггерного устройства (фиг. 4) отличается от схемы третьего варианта отсутствием второго логического элемента.

При этом вторая обкладка второго конденсатора 5 соединена с инверсным выходом логического элемента S.

Первый вариант триггерного устройства (фиг. 1) работает следующим образом.

Допустим, что триггер 4 находится в состоянии "0", на шине 1 присутствует уровень "1". При этом, на выходе элемента 13 присутствует уровень н1", а на выходе элемента 14 — уровень "0", через обмотки записи элементов 5 и 6 памяти протекает ток, намагничивающий магнитные сердечники влево. Через обмотку считывания элемента 5 памяти протекает ток от источника 2-3 питания, ограничиваемый сопротивлением резистора 11, который препятствует намагничиванию сердечника. Через обмотку считывания элемента

6 памяти протекает ток от источника

2-3 питания, ограничиваемый сопротивлением резистора 12, который способствует намагничиванию сердечника.

При поступлении отрицательного импульса на шину 1 нэ выходе элемента устанавливается уровень "0", а на выходе элемента 14 — уровень "1".

Ток обмоток записи элементов 5 и 6 памяти изменяет направление, магнитные сердечники начинают перемагничивание вправо. При этом на выходе обмотки считывания элемента 5 памятиформируется отрицательный импульс, который через диод 7 заряжает конденсатор 9 и.поступает на вход установки тоиггера 4, не оказывая влияния на его состояние. Ток, протекающий через резистор 11, препятствует перемагничиванию сердечника элемента 5 памяти, ограничивая амплитуду отрицательного импульса на необходимом уровне.

На выходе обмотки считывания элемента 6 памяти формируется положительный импульс, смещающий диод Я в об7 97065 ратном направлении. Конденсатор 10 заряжается от источника 2-3 питания через резистор 12. Положительный импульс с конденсатора 10 поступает на вход сброса триггера 4, подтверждая 3 его исходное состояние.

Таким образом, при поступлении отрицательного импульса на шину 1 происходит одновременное перемагничивание сердечников элементов 5 и 6 памяти. Необходимо отметить, что скорость, а, следовательно, и время перемагничивания сердечников неодинаковы, поскольку перемагничиванию сердечника элемента 5 памяти препятствует ток заряда конденсатора 9 и ток, протекающий через резистор 11.

После перемагничивания сердечников отрицательный импульс на шине 1 заканчивается. На выходе элемента 13 l0 устанавливается уровень "1", на выходе элемента 14 — уровень "0". Сердечники элементов 5 и 6 памяти начинают перемагничиваться влево. При этом на входе сброса триггера 4 формируется отрицательный импульс, не влияющий на его состояние, на входе установки — положительный импульс, вызывающий переключение триггера в состояние "1". При этом на выходе 30 элемента 13 устанавливается уровень

"0", а на выходе элемента 14 - уровень "1 . Сердечники элементов 5 и 6 памяти намагничиваются вправо, восстанавливая свое состояние. На катоде 33 диода 7, а, следовательно, и на входе установки триггера 4 формируется отрицательный импульс, не влияющий на его состояние, а на катоде диода 8 положительный импульс. Однако длитель-40 ность указанного импульса невелика, поскольку сердечник элемента 6 памяти не успел существенно перемагнититься за время переключения триггера 4 изза малой скорости перемагничивания. 45

Поэтому за время действия импульса напряжение на конденсаторе 10, а, следовательно, и на входе сброса триг гера 4 практически не изменяется.

Переключение триггерного устройства в состояние "0" происходит аналогичным образом.

Из описания работы первого варианта триггерного устройства видно, что сигналы на выходах логических элементов 13 и 14, а, следовательно, и на входах обмоток записи элементов 5 и

6 памяти, в каждый момент времени находятся в противофазе. Поэтому вход обмотки записи элемента 6 памяти может быть подключен к инверсному выходу логического элемента 13, как это и реализовано во втором варианте триггерного устройства, Работа второго варианта (фиг, 2) аналогична работе первого варианта.

Третий вариант триггерного устройства (фиг. 3) работает следующим образом.

Допустим, что триггер 3 находится в состоянии "0" на шине присутствует уровень "1". При этом на выходе логического элемента 8 присутствует уровень "1", а на выходе логического элемента 9 уровень "0". На входах установки и сброса триггера 3 присутствует уровень "0", вследствие привязки их через соответственно резисторы

6 и 7 к шине 2 питания, При этом конденсатор 4 заряжен до уровня "1" с выхода элемента 8, а конденсатор 5 разряжен.

При поступлении отрицательного импульса на шину 1 на выходе логического элемента 8 устанавливается уровень 0", а на выходе логического элемента 9 - уровень "1". Перепады напряжения на выходах элементов 8 и 9 дифференцируются соответственно конденсаторами 4 и 5, При этом на входе установки триггера 3 формируется отрицательный импульс, не влияющий на его состояние а на входе сброса — положительный импульс, подтверждающий его исходное состояние, Длительности формируемых импульсов определяются соответственно временем разряда конденсатора 4 и временем заряда конденсатора 5. Процессы перезаряда конденсаторов 4 и 5 происходят одновременно.

После перезаряда конденсаторов 4 и

5 отрицательный импульс на шине 1 заканчивается. На выходе элемента 8 устанавливается уровень "1, а на выходе элемента 9 — уровень "0", При этом на входе сброса триггера 3 формируется отрицательный импульс, не влияющий на его состояние, а на входе установки — положительный импульс, вызывающий переключение триггера 3 в состояние "1". При этом на выходе логического элемента 8 устанавливается уровень "0", а на выходе схемы логического элемента 9 — уровень "1".

Однако при этом положительный импульс на входе сброса триггера 3 не формируется„ поскольку конденсатор 5

970650

10 за время переключения триггера 3 прак.тически не разряжается.

Переключение триггерного устройства в состояние "0" происходит аналогичным образом.

Работа четвертого варианта триггерного устройства (фиг. 4) аналогична работе третьего варианта.

При выполнении предлагаемого триггерного устройства по любому из пред- 10 лагаемых вариантов новая совокупность признаков позволяет производить одновременно стирание старой и запись новой информации в элементы памяти на магнитных сердечниках при выполнении 15 устройства по первому и второму вариантам, или в конденсаторы при выполнении устройства по третьему и четвертому вариантам, таким образом, уменьшить время переключения триггер- 2О ного устройства, и, следовательно, повысить его помехоустойчивость.

Кроме того, позволяет также упростить его как за счет уменьшения количества элементов схемы, так и за счет уп- 25 рощения триггера путем выполнения его в виде RS-триггера,, что приводит к повышению надежности устройства, которое достигается также за счет снятия ограничения по длительности фрон- ЗО тов счетных импульсов путем исключения из устройства счетного триггера, обладающего критичностью к длительности фронтов.

Формула изобретения

1. Триггерное устройство, содержащее триггер, первый и второй логичес-gg кие элементы, первый и второй элементы памяти на магнитных сердечниках, первый и второй диоды, первый и второй конденсаторы, первый и второй резисторы, входы обмоток считывания первого и второго элементов памяти на магнитных сердечниках соединены с первой шиной питания, а выходы обмоток считывания через соответственно первый и второй диоды, включенные в прямом направлении относительно источника питания, соединены соответственно с входами установки и сброса триггера, которые соединены с первой шиной питания через соответственно

S5 первый и второй конденсаторь(и с второй шиной питания через первый и второй резисторы соотв тственно, выходы обмоток записи перв: го и второго элементов памяти на магнитных сердечниках соединены между собой, а входы обмоток записи соединены с выходами соответственно первого и второго логических элементов, первые входы которых подключены к входной шине устройства, а вторые соединены соответственно с прямым и инверсным выходами триггера, о т л и ч а ю щ е е с я тем, что, с целью повышения надежности, триггер выполнен в виде RS-триггера, а в качестве логических элементов применены элементы Исключающее

ИЛИ.

2. Триггерное устройство, содержащее триггер, логический элемент, первый и второй элементы памяти на магнитных сердечниках, первый и второй диоды, первый и второй конденсаторы, первый и второй резисторы, входы .обмоток считывания первого и второго элементов памяти на магнитных сердечниках соединены с первой шиной питания, а выходы обмоток считывания через соответственно первый и второй диоды, включенные в прямом направлении относительно источника питания, соединены соответственно с входами установки и сброса триггера, которые соединены с первой шиной питания через соответственно первый и второй конденсаторы и с второй шиной питания через соответственно первый и второй резисторы, выходы обмоток записи первого и второго элементов памяти на магнитных сердечниках соединены между собой, вход обмоток записи первого элемента памяти на магнитном сердечнике соединен с прямым выходом логического элемента, первый вход которого соединен с входом устройства, а второй вход соединен с прямым выходом триггера, о т л ич а ю щ е е с я тем, что, с целью повышения надежности, триггер выполнен в виде RS-триггера, а в качестве логического элемента применен элемент ИсJ ключающее ИЛИ, причем инверсный выход логического элемента соединен с входом обмотки записи второго элемента памяти на магнитном сердечнике.

3. Триггерное устройство, содержащее триггер, первый и второй логические элементы, первый и второй конденсаторы, первый и второй резисторы, входы установки и сброса триггера со- единены с первыми обкладками соответственно первого и второго конденсаторов и через соответственно первый и

11 9706 второй резисторы с одной из шин питания, первые входы первого и второго логических .элементов соединены между собой и с входной шиной устройства, а вторые входы соединены соответствен- но с прямым и инверсным выходами триггера, о т л и ч а ю щ е е с я тем, что, с целью повышения надежности, триггер выполнен в виде RS-триг гера, в качестве логических элемен- 10 тов применены элементы Исключающее

ИЛИ, а выходы логических элементов соединены с вторыми обкладками соответственно первого и второго конденсаторов. 3$

4. Триггерное устройство, содержащее триггер, логический элемент, первый и второй конденсаторы, первый и второй резисторы, входы установки и сброса триггера соединены с первыми 2о обкладками соответственно первого и второго конденсаторов и через соответ

50 12 ственно первый и второй резисторы с одной из шин питания, первый вход логического элемента соединен с входной шиной устройства, второй вход логического элемента соединен с прямым выходом триггера, о т л и ч а ю щ е е с я тем, что, с целью повышения помехоустойчивости и надежности, триггер выполнен в виде RS-триггера, в качестве логического элемента применен элемент Исключающее ИЛИ, а прямой и инверсный выходы логического элемента соединены с вторыми обкладкамИ соответственно первого и второго конденсаторов.

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР

N 818432, кл. H 03 K 3/286, 1979

2. Авторское свидетельство СССР по заявке 2895984/18-21 кл. H 03 K 3/28, 1979.

970650 иааж 959 Подписное

ВНИИПИ ГосударсТвенного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Заказ 8422/74 ц ипиал ППП "Патент", г. Ужгород, ул. Проектная, 4

Составитель П. Смирнов

Редактор Н. Ковалева Техред Л, Пекарь Корректор М. Демчик