Селектор импульсов по длительности и фазе

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

Союз Советскик

Социалнстическик

Республик

In>966881

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт. свид-ву(22) Заявлено 300381 (2> ) 3266684/18-21

f$q) + g 3

Н 03 К 5/19 с присоединением заявки ¹"

Государственный комитет

СССР по делам изобретений и открытий (23) Приоритет—

l (53) УДК 621. 374 (088. 8) Опубликовано 1510.82. Бюллетень ¹ 38

Дата опубликования описания 15. 10. 82 (72) Автор изобретения

Ю. В. Гладков (71) Заявитель (54) CEJIEKTOP ИМПУЛЬСОВ ПО ДЛИТЕЛЬНОСТИ

И ФАЗЕ

Изобретение относится к импульсной технике и может быть использовано в автоматических устройствах для поиска и селекции импульсов максимальной и заданной длительности в последовательности импульсов, совпадающих по фазе с опорными импульсами °

Известен селектор импульсов по длительности и фазе, который содержит два формирователя импульсов, триггер, два элемента И, элемент ИЛИ и элемент задержки $1).

Этому устройству присущи недостаточные функциональные воэможности, что обусловлено только селекцией импульсов заданной длительности и отсутствием селекции импульсов, длительности которых больше заданной в последовательности импульсов, совпадаю- щих по фазе с опорными,а также искажение длительности выходных импульсов относительно входных.

Наиболее близким по технической сущности к предлагаемому является устройство, содержащее два формирователя импульсов, три элемента совпадения, два триггера, два элемента -.задержки, дизьюнктор f.2 1.

Для этого устройства характерны ,запаздывание импульсов на выходе

"Больше"-,.искажение импульсов по длительности и возможность дробления выходного импульса, которое наступает при определенных фазовых соотношениях задних фронтов входных импульсов, недостаточная помехоустойчивость

Цель изобретения — расширение функциональных возможностей.

Поставленная цель достигается тем, что в устройство, содержащее, два формирователя импульсов, входы которых подключены соответственно к первому и второму входам устройства, первые выходы через первый элемент Й соединены с первым входом первого триггера, а вторые выходы — соответственно с первым и вторым входами второго элемента И, второй триггер, выход которого соединен с третьим входом второго элемента И и с первым входом третьего элемента И, и элемент

25 задержки, вход которого подключен к выходу первого элемента ИЛИ, введены третий, четвертый и пятый триггеры, четвертый, пятый, шестой и седьмой элементы Й, инвертор и второй эле30 мент ИЛИ, первые входы третьего, чет966881 вертого и пятого триггеров соединены соответственно с выходами третьего, второго и четвер -о элементов И, прямые выходы — с первыми входами четвертого, пятого и шестого элементов И соответственно, второй вход третьего триггера подключен к инверсному выходу второго триггера, вторые входы четвертого и пятого триггеров объединены и подключены к выходу .элемента задержки, а инверсные выходы 1Q третьего и четвертого триггеров соединены соответственно с первым входом седьмого элемента И и с вторым входом четвертого элемента H третий вход ко1 торого через инвертор соединен с пер- 5 вым входом второго элемента И и с вторым входом третьего элемента И, вторые входы пятого, шестого и седьмого элементов И объединены и подключены к инверсному выходу первого триггера, а выходы соединены соответственно с первым и вторым входами первого элемента ИЛИ и с первым входом второго элемента ИЛИ, второй вход которого подключен к входу элемента

15 задержки, а выход — к входу установки нулевого состояния второго триггера, второй вход и прямой выход первого триггера непосредственно соединены соответственно с вторым выходом второго формирователя импульсов и с входом установки единичного состояния второго триггера.

На фиг. 1 изображена структурная электрическая схема устройства, на фиг. 2 — диаграмма функционирования.

Селектор импульсов по длительности и фазе содержит формирователи "1 и 2 импульсов, триггеры 3-7, соответственно первый; второй, третий,четвертый и пятый, элементы И 8-14, 4О соответственно первый, второй, третий, четвертый, пятый, шестой и седьмой, элементы ИЛИ 15 и 16, соответственно, первый и второй, элемент 17 задержки,инвертор 18, входы 19 и

20 устройства, Входы формирователей 1 и 2 подключены к входам 19 и 20 устройства, первые их выходы через элемент И 8 соединены с первым входом триггера 3, второй выход формирователя 1 соединен с первым входом элемента И 9, с входом инвертора 18 и с вторым входом элемента И 10, а второй выход формирователя 2 - с вторыми входами элемента И 9 и триггера 3. Третий вход элемента И 9 подключен к первому входу элемента И 10 и к прямому выходу триггера 4, первые входы триг- . геров 4-7 подключены соответственно коО прямому выходу триггера 3 и к выходам элементов И 10, 9 и 11. Второй вход триггера 4 подключен к выходу элемента ИЛИ 16, а инверсный выход — к второму входу триггера 5, инверсный 65 выход которого соединен с первым входом элемента И 14.

Вторые входы триггеров б и 7 объединены и подключены к выходу элемента

17 задержки. Прямые выходы триггеров

5,6 и 7 соединены с первыми входами элементов И 11, 12 и 13 соответственно а инверсный выход триггера б с вторым входом элемента И 11. Вторые входы элементов И 12, 13 и 14 объединены и подключены к инверсному выходу триггера 3. Выходы элементов И

12, 13 и .14 соединены соответственно с первым и вторым входами элемента ИЛИ 15 и с первым входом элемента ИЛИ 16, второй вход которого подключен к входу элемента задержки и к выходу элемента ИЛИ 15, а выход— к второму входу триггера 4.

Селектор импульсов по длительности и фазе работает следующим образом.

В исходном состоянии устройства на входах и выходах формирователей 1 и 2 ну. левые уровни сигналов, триггеры 3 — 7 находятся в нулевом состоянии,при котором на прямых выходах триггеров присутствуют нулевые уровни сигналов, а на инверсных — единичные. Элементы И 8-13 закрыты, элемент И 14, открыт, и единичный сигнал с его выхода через элемент ИЛИ

16 поступает на нулевой вход и подтверждает исходное состояние триггера 4.

Опорные импульсы постоянно поступают на вход формирователя 1, с выходов которого импульсы, соответствующие их передним фронтам, поступают на элемент И 8, а импульсы, соответ- . ствующие задним фронтом, — на элементы И 9 и 10 и через инвертор 18 на элемент И 11.

Селектируемый импульс поступает на вход формирователя 2, с первого выхода которого импульс, соответствующий его переднему фронту, поступает на элемент И 8, а импульс, соответствующий заднему фронту, — на вторые входы триггера 3 и элемента И 9.

При совпадении импульсов, соответствующих передним фронтам опорного и селектируемого импульсов, на выходе элемента.И 8 формируется импульс, который переключает триггер 3 в единичное состояние. При этом нуле- вой сигнал с инверсного выхода триггера 3 закрывает элемент И 14,тем салым снимается единичный сигнал с входа установки в нулевое состояние триггера 4, а единичный сигнал с прямого выхода триггера 3 поступает на вход установки в единичное состояние триггера 4. Триггер 4 переключается в единичное состояние, при котором на его инверсном выходе устанавливается нулевой сигнал, тем са966881

65 зим снимается блокировка исходного состояния триггера 5, а единичный сигнал с прямого выхода триггера 4 поступает на элементы И 9 и 10 и поДготавливает их к срабатыванию.

Если опорный импульс заканчивается раньше, чем селектируемый, импульс выделенного заднего фронта опорного импульса с второго выхода формирователя 1 поступает на первый вход элемента И 9 в момент времени, когда 10 элемент И 9 закрыт по второму входу нулевым сигналом с второго выхода формирователя 2, а также на второй вход элемента И 10, подготовленный по первому входу единичным сигналом 15 с прямого выхода триггера 4.

На выходе элемента И 10 формируется импульс, который переключает в единичное состояние триггер 5. Единичный сигнал с прямого выхода триггера 5 подготавливает по первому входу элемент И 11, а нулевой сигнал с инверсного выхода триггера 5 поступает на первый вход элемента И 14 и закрывает его, теж саьым предотвращается формирование на выходе элемента И 14 импульса сброса триггера

4 по окончании селектируемого импуль.(са до его регистрации на одном из триггеров б или 7., Если импульс на втором выходе фор мирователя 1 заканчивается раньше, 1чем на втором выходе формирователя 2 появляется импульс выделенного заднего фронта селектируемого импульса, что свидетельствует о превышении дли- 35 тельности селектируемого импульса относительно заданного значения, единичный сигнал с выхода инвертора

18 через элемент И 11 поступает на. вход триггера 7 и переключает его в 40 единичное состояние. Единичный сигнал с выхода триггера 7 поступает на выход Больше" устройства, тем самым фиксируется входной импульс сразу же при превышении длительности опорного 45 импульса, не ожидая окончания селектируемого импульса. Одновременно единичный сигнал с выхода триггера 7 под:готавливает IIO первому входу элемент И 13. 50

С второго выхода формирователя 2 импульс, соответствующий заднему фронту селектируемого импульса, поступает

"на втоРой вход тРиггеРа 3 и воэвраща- 55 ет его в исходное состояние, при котором единичный сигнал с его инверс-.

- ного выхода поступает через элемент

И 13, подготовленный по другому входу разрешающим сигналом с триггера

7, и через элемент ИЛИ 15 на вход элемента 17 задержки, а также через. элемент ИЛИ 16 на второй вход триггера 4. Триггер 4 возвращается в исходное состояние, и единичный сигнал с его инверсного выхода поступает на второй вход триггера 5, который при этом также возвращается в исходное состояние.

Через время задержки элемента 17 сигнал с его выхода поступает на вторые входы триггеров б и 7, прн этом подтверждается исходное состояние триггера б и возвращается в исходное состояние триггер 7, на выходе которого устанавливается нулевой сигнал.

Селектируемый импульс, совпадающий по фазе и превышающий по дли тельности опорный сигнал (заданный интервал), зафиксирован на выходе триггер 7, при этом выходной импульс ,запаздывает относительно входного на фиксированное время заданного интервала, а выбором длительности задержки элемента 17, равной длительности заданного интервала,. задний фронт выходного импульса может быть задержан на то же самое время, что и передний фронт, т.е. может быть сохранена длительность выходного импульса.

Если длительность селектируемого импульса соответствует заданной, а фазы импульсов совпадают, то на элемент И 9 одновременно поступают импульсы, соответствующие задним фронтам селектируемого и опорного импульсов.

В результате этого на выходе элемента И 9 формируется импульс, который переключает триггер б в единичное состояние.

Единичный сигнал на прямом выходе триггера 6 фиксирует соответствие селектируемого импульса заданному интервалу по длительности и совпаде ние по фазе с опорным импульсом, а . также поступает на первый вход элемента И 12, на второй вход которого поступает единичный сигнал с инверсного выхода триггера 3. Импульс с выхода элемента И 12 через элемент ИЛИ 15 поступает на элемент 17 задержки, а также через элемент ИЛИ

16 на второй вход триггера 4, который возвращается в исходное состояние. Единичный сигнал с инверсного выхода триггера 4 возвращает в исходное состояние триггер 5.

Нулевой сигнал с инверсного выхода триггера 6 закрывает по входу элемент И 11 и дополнительно предотвращает возможность его .срабатывания.

Через время задержки элемента 17 сигнал с его выхода возвращает в исходное состояние триггер б и подтверждает исходное состояние триггера 7.

Длительность импульса на выходе триг-, гера; б определяется длительностью задержки элемента 17 и выбором длительности задержки, равной заданному интервалу. Длительность выходного им .пульса может быть выполнена равной

1 заданной.

966881

Контроль следующих входных импульсов совмещается во времени с формированием импульса íà в эде устройства, так как если следующий контролируемый импульс переключает триггер 3, то нулевой сигнал с инверсного выхода триггера 3 закрывает по входам элементы И 12 и 13 и тем самым разрывает цепь сброса триггера 4 сигналами с выходов триггеров 6 и 7 °

В случае, когда длительность 1Î селектируемого импульса меньше опорного (заданного) значения длительности, триггер 3 возвращается в исходное состояние импульсом выделенного заднего фронта селектируемого импульса раньше15 чем по заднему фронту опорного импульса срабатывает элемент И 10 и переключается триггер 5. Единичный сигнал с инверсного выхода триггера 3 через элемент И 14 и элемент ИЛИ 16 2О поступает на второй вход триггера 4 . и возвращает его в исходное состояние, иа выходы устройства импульс не проходит.

Если же .селектируемый импульс не совпадает по фазе с опорнымимпульсом,, то импульсы выделенных передних фрон-ь тов входных импульсов не совпадают между собой и на выходе элемента И 8 импульс не формируется, а триггеры устройства остаются в исходном состоянии.

На фиг. 2 представлены временные диаграммы сигналов, где 0<>, 0 Орпорные и селектируемые импульсы соответственно, Uq Ugg 0 л, 0 = - сиг35 калы на первом и втором выходах Формирователей 1 и 2 соответственно, М, 0 », 0, U, U - сигналы .на пряаеах выходах трйггеров 3-7 соответ-. ственно, U U,, Ug4 - сигналы на вы- .40 ходах элементов И 12> 13: и 14 соответственно, U — сигйал на выходе элемента 17 задержки, t — ось времени °

На графике U (Фиг. 2) представ- 45 . лены четыре входных импульса, из них три первых совпадают по фазе с опорными импульсами и имеют длительность соответственно больше, равную и меньше. заданной, а четвл.етый импульс не совпадает по Фазе с опорным., На выходе триггера 3 повторяются по длительности и фазе те селектируеьые импульсы из поступающих на вход

20, которые совпадают по фазе (по переднему фронту) с опорными импульсами.

Совпадение передних фронтов импульсов на входах устройства фиксируется также и триггером 4, который переклю- 60 чается в единичное состояние при переключении триггера 3, а возвращается в исходное состояние не сразу же по окончании селектируемого импульса, а по сигналам с элементов И 12- 14, ко-65 торые управляют сбросом триггера 4 и формируют сигнал его сброса только после срабатывания одного из триггеров 6 или 7 и надежной регистрации селектируемого импульса 6 длительностью больше нижнего порога, тем саьым предотвращаются опасные состязания

1 разрешающих сигналов на входах элемента И 9.

Триггер 5 фиксирует начало заданного интервала- <достижение нижнего порога), его выходные сигналы подготавливают к срабатыванию элемент

И 11 и тем самым разрешают Формирование импульса на выходе триггера 7 по окончании сигнала выделенного заднего фронта опорного импульса при превышении длительности селектируе— мого импульса относительно заданной, а также закрывают элемент И 14 и тем самым йредотвращают прежде-. временный сброс триггера 4 до регистрации селектируемого импульса од« ним из триггеров б или 7.

Триггеры б и 7 формируют выходные импульсы устройства без выделения части импульсов или дробления, при срабатывании одного из этих триггеров на выход устройства поступает импульс, длительность которого может быть приближена к длительности входного импульса выбором длительности задержки элемента 17, а фаза импульса на выходе триггера 7 стабильна и запаздывает относительно фазы входного импульса на заданный интервал.

Формула изобретения

Селектор импульсов по длительности и Фазе, содержащий два Формирователя импульсов, входы которых подключены соответственно к первому и второму входам устройства, первые выходы через первый элемент И соединены с первым входом первого триггера, а вторые выходы соответственно с первым и вторым входами второго элемента И, второй триггер, выход которого соединен с третьим входом второго элемента И и с первым входом третьего элемента И, и элемент задержки, вход которого подключен к выхо- ., ду первого элемента ИЛИ, о т л ич а ю шийся тем, что, с целью расширения функциональных возможностей, введены третиф,четвертый, и пятый триггеры, четвертый, пятый шестой и седьмой элементы И, инвертор и второй элемент ИЛИ, первые входы третьего, четвертого и пятого триггеров соединены соответственно с выходами третьего, второго и четвертого элементов И, прямые выходы— а первыми входами четвертого, пятого

966881.10 и шестого элементов И соответственно, второй вход третьего триггера подключен к инверсному выходу второго триггера, вторые входы четвертого. и пятого триггеров объединены и подключены к выходу элемента задержки, а 5 инверсные выходы третьего и четвертого триггеров соединены соответственно с первым входом седьмого элемента И и с вторым входом четвертого элемента И, третий вход которого че- !О рез инвертор соединен с первым входом второго элемента И и с вторым входом третьего элемента И, вторые входы пятого, шестого и седьмого элементов И объединены и подключены к инверсному выходу первого триггера, а выходы соединены соответственно с первым и вторым входами первого элемента ИЛИ и с первым входом второго элемента ИЛИ, второй вход которого подключен к входу элемента задержки, а выход — к входу установки нулевого состояния второго триггера, второй вход и прямой выход первого триггера непосредственно соединены соответственно с вторым выходом второго формирователя импульсов и с входом. установки единичного состояния второго триггера.

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство CCCP

В 566336 ° кл. Н 03 К 5/18ю 1977 °

2.. Авторское свидетельство СССР

9 725218, кл. Н 03 К 5/18, 1989.