Устройство для измерения величины отклонения периода сигнала в каналах тональной частоты

Оп ИС АНИЕ

ИЗОБРЕТЕНИЯ

Союз Советския

Социалистических

Республик

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт. свид-ву (22) Заявлено 27.0979 (2!) 2824204/l8-09 f5) ) М. Ктт.з

Н 04 В 3/46 с присоединением заявки М—

Государственный комитет

СССР ио делам изобретений и открытий (23) ПриоритетОпубликовано 07.1032. Бюллетень ¹ 37 (53 УДК 621. Зс S „

° 664 {088. 8) Дата опубликованйя описани» 07.1082

K_#_p

-.,1 (71) Заявитель (54) УСТРОЙСТВО ДЛЯ ИЗМЕРЕНИЯ ВЕЛИЧИНЫ ОТКЛОНЕНИЯ

ПЕРИОДА СИГНАЛА В КАНАЛАХ ТОНАЛЬНОЙ ЧАСТОТЫ

Изобретение относится к электросвязи и может использоваться в каналах тональной частоты для измерения джиттера при передаче данных, Известны устройства для измерения . фаэовой нестабильности .в каналах связи тональной частоты, содержащие усилитель, который через формирователь прямоугольных импульсов подключен к компаратору, выход которого подключен к блоку регистрацин, высокочастотный генератор и блок измерения частоты, Недостаток подобных устройствсложность узлов компенсации сдвига частот, вносимого каналом тональной частоты.

Наиболее близким к изобретению является устройство для измерения фазовой нестабильности в каналах связи тональной частоты, содержащее последовательно соединенные согласующий блок, полосовой фильтр, формирователь перехода через нуль и делитель частоты, а также генератор квантующих импульсов и индикатор.

Такое устройство для измерения фазовой нестабильности в каналах связи тональной частоты не обеспечивает вЬзможность прямого отсчета величины отклонения периода сигнала от заданной в числовом выражении н воэможности непосредственного. измерения отклонения периода независимо от измерения фазы.

Цель изобретения — обеспечение возможности прямого отсчета величины отклонения периода сигнала от заданной в числовом выражении и возможности непосредственного измерения отклонения периода сигнала независимо от изменения фазы.

Цель достигается тем, что в устройство, содержащее последователько соединенные согласующий блок, полосовой фильтр, формирователь перехода через нуль и .делитель частоты, а также генератор квантующих импульсов и индикатор, введены коммутатор, трн элемента И,реверсивный счетчик, формирователь заднего фронта периода сигнала, элемент задержки, триггер, два оперативных запоминающих блока и дешифратор, при этом выход делите25 ля частоты подключен через последо- вательно соединенные первый элемент

И, другой вход которого соединен с выходом генератора квантующнх импульсов, реверсивный счетчик, к

30 соответствующим входам первого и

964989 второгб оперативных запоминающих блоков, другие входы и выходы ревер сивного счетчика соединены с соответствующими выходами и входами триггера, выходы которого подключены к другим входам первого и второго 5 оперативных запоминающих блоков и первым входом второго и третьего элементов И, другие входы которых соединены со входом элемента задержки, выход которого подключен к входу 10 управления реверсивного счетчика и триггера, выходы первого и второго элементов И подключены к другим входам первого H второго огеративных запоминающчх блоков, соответственно, а выход коммутатора подключен через формирователь заднего фронта периода сигнала к входу элемента задержки, выход первого и выход второго опера-. тинных запоминающих блоков подключе- 2О ны через дешифратор к входу индикатора.

На чертеже приведена структурная электрическая схема предлагаемого устройства.

Устройство для измерения величины отклонения периода сигнала в каналах тональной частоты содержит согласующий блок 1, полосовой фильтр

2, формирователь 3 перехода через нуль, делитель частоты.4, элементы .

И 5-7, коммутатор 8, генератор 9 квантующих импульсов, реверсивный счетчик 10, формирователь 11 заднего фронта периода сигнала, элемент задержки 12, оперативные запоминающие блоки 13 и 14 триггер 15, дешифратор 16, индикатор 17. .Устройство работает следующим образом.

Из канала тональной частоты из- 40 меряемый сигнал поступает через согласующий блок 1, полосовой фильтр

2 и формирователь 3 перехода через нуль на вход делителя частоты 4. С помощью делителя частоты 4 и коммутатора 8 выбирается интервал измерения от одного периода до максимального значения делителя частоты 4.

Выбранный коммутатором 8 прямоугольный сигнал подается на первый элемент И 5, на другой вход которого .подаются высокочастотные квантующие импульсы с генератора 9. С выхода первого элемента И .5 число квантов, пропорциональное величине периода сигнала, подается на реверсивный счетчик 10. Количество разрядов реверсивного счетчика 10 выбирается так, чтобы предполагаемое отклонение периода сигнала, выраженное в единицах квантов, не переполняло

60 его. Количество разрядов и частота квантования выбираются так, чтобы за выбраннь1й период измерения реверсивный счетчик 10 просчитывал целое число раз, вследствие чего 65 отпадает необходимость. использовать, счетчик 10 полной емкости.

Определение величины отклонения периода сигнала и его знак производится следующим образом.

При отклонении периода сигнала в большую сторону сигналом Обратный перенос реверсивного счетчика опрокидывается триггер 15, который выдает разрешение на запись в первый оперативный запоминающий блок 13 через элемент И 6 и устанавливает реверсивный счетчик 10 в прямой счет. B момент прихода заднего фронта с формирователя 11 пройэводится запись количества импульсов прямого счета с реверсивного счетчика 10 в оперативный запоминающий блок 13.

Затем через задержку в несколько наносекунд реверсивный счетчик 10 обнуляется (сигналом с блока 12) и подтверждается состояние триггера

15, который устанавливает реверсквный счетчик 10 в прямой счет. При отклонении периода сигнала в меньшую сторону триггер 15 опрокидывается сигналом Прямой перенос и дает разрешение на запись в оперативный запоминающий блок 14 через элемент

И 7. Так как реверсивный счетчик 10 до прихода заднего фронта периода сигнала работает на считывание, то в оперативный запоминающий блок 14 записывается число, недостающее до целого, 1

Таким образом, в одном из оперативных запоминающих блоков 13 или

14 будет записано приращение периода, сигнала, выраженное числом квантов, а в другом — уменьшение периода.

Выход информации с оперативных запоминающих блоков 13 и 14 подается через дешифратор 16 на индикатор

17, схема индикации которого может использоваться любая.

Предлагаемое устройство отличается от известных тем, что позволяет проводить прямой отсчет отклонения периода сигнала, выраженное числом единиц, одним счетчиком с мальм числом разрядов и в зависимости от выполнения индикатора можно получить полное распределение во времени отклонения периода сигнала, и тем, что обеспечивает воэможность непосредственного измерения отклонения периода сигнала независимо от изменения фазы.

Формула изобретения

Устройство для измерения величины отклонения периода сигнала в каналах тональной частоты, содержащее последовательно соединенные согласующий блок, полосовой фильтр, формирователь перехода через нуль

Составитель 3. Рапопорт

Техред Л.Пекарь Корректор С Шекмар

Редактор М. Товтин

Заказ 7689/46 Тираж 688 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП Патент, r. Ужгород, ул. Проектная., 4

5 9649 и делитель частоты, а также генератор квантующих импульсов и индикатор, отличающееся тем, что, с целью обеспечения возможности прямого отсчета величины отклонения периода сигнала от заданной в числовом выражении и возможности непосредственного измерения отклонения периода сигнала независимо от изменения фазы, введены коммутатор, три элемента И, реверсивный fÎ счетчик, формирователь заднего фрон° та периода сигнала, элемент задержки, триггер, два оперативных запоминающих блока и дешифратор, при этом выход делителя частоты подклю- 5 чен через последовательно соединенные первый элемент И, другой вход которого соединен с выходом генератора квантующих импульсов, реверсивиый счетчик - к соответствующим входам первого и второго оперативных

I запоминающих блоков, другие входы и выходы реверсивного счетчика соединены с соответствующими выходами и входами триггера, выходы которого подключены к другим входам первого и второго оперативных запоминающих блоков и первьм входам второго и третьего элементов И, другие входы которых соединены с входом элемента задержки, выход которого подключен к входу управления реверсивного счетчика и триггера, выходы первого и второго элементов И подключены к другим входам первого и второго оперативных запоминающих блоков соответственно, а выход коммутатора подключен через формирователь заднего фронта периода сигнала к входу элемента задержки, выход первого и выход второго оперативных запоминающих блоков подключены через дешифратор к входу индикатора,