Функциональный преобразователь
ОПИСАНИЕ
ИЗОБРЕТЕНИЯ
К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ
Союз Советских
Социалистических
Республик рч960807 (61) Дополнительное к авт. саид-вуР591861 (22) Заявлено 19.06.80 (21) 2943076/18-24 1 М К з
G 06 F 7/544 с присоединением заявки ¹ (23) Приоритет
Государственный комитет
СССР по делам изобретений и открытий (53) УДК (088. 8) Опубликовано 2309.82 Бюллетень ¹35
Дата опубликования описания 23.09 .82 (72) Автор изобретения
А.Л.Рейхенберг (71) Заявитель (54), ФУНКЦИОНАЛЬНЫЙ ПРЕОБРЛЗОВД1ЕЛВ
15
25
Изобретение относится к цифровой вычислительной технике и может найти применение для аппаратной реализации вычисления функций.
По основному авт.св. 9591861 известен функциональный преобразователь f1), содержащий три сумматоравычитателя, два регистра, блок анализа и блок управления. Выход первого сумматора-вычитателя соединен с входом блока анализа, первый выход которого подключен к входу блока управления, а второй выход соединен с первыми входами сумматоров-вычитателей. Первый выход блока управле. .ния соединен с вторыми входами сумматоров-вычитателей, а второй выход — с первыми входами регистров.
Выход первого регистра соединен с
;".-ретьим входов первого сумматоравычитателя, выход второго регистра — с третьими входами второго и. третьего сумматоров-вычитателей.
Второй вход первого регистра и четвертые входы второго и третьего сумматоров-вычитателей соединены с первыми входами функционального преобразователя. Второй. вход второго регистра и четвертый вход первого
Ф сумматора-вычитателя соединены с вторым входом функционального пре.образователя. Функциональный преобразователь предназначен для одновременного вычисления двух функций
1 и т 1 — (x +y) —. (x ) )
-х Х
Недостатком преобразователя являются его ограниченные функциональные воэможности, так как он предназначен для вычисления только двух функций.
Цель изобретения — расширение класса решаемых задач за счет воэможности дополнительного вычисления функций х х
Поставленная цель достигается тем, что в функциональный преобразователь дополнительно введены четвертый и пятый сумматоры-вычитатели и блок дополнения, причем первые входы четвертого и пятого сумматороьвычитателей соединены с вторым выходом блока анализа, вторые входы четвертого и пятого сумматоров-вычитателей соединены с первым выходом блока управления, третий вход четвертого сумматора-вычитателя соеди960807 не«« <- выходом второго регистра, третий в При этом блок дополнения содержит триггер, элемен-; задержки, дна элемента И и элемент ИЛИ, причем первый вход блока дополнения соединен с инверсным входом первого элемента И, прямым входом второго элемента И и через элемент задержки с первым входом триггера, второй вход KQTopolо является вторым Входом блока дополнения, выход триггера О соединен с прямым входом первого элемента И и с инверсным входом второго элемента if, выходы элементов И соединены с входами элемента ИЛИ, выход которого является выходом блока дополнения, Такое конструктивное схема-техническое решение позволяет путем введения двух сумматоров-вычитателей и блока дополнения в совокупности с другими блоками дополнительно вычислять еще две функции. На фиг, 1 приведена структурная схема Функционального преобразователя; на фиг. 2 — структурная схема блока дополнения. З5 Функциональный преобразователь содержит сумматоры-вычитатели 1-5, регистры 6-7, блок 8 дополнения, блок 9 анализа и блок 10 управления. Блок 8 дополнения может быть вы- 40 полнен либо н виде параллельной схемь«, либо в виде последонательной схемы, которая содержит триггер 11, элементы И 12-13,-элемент ИЛИ 14 и элемент 15 задержки. На перныи 45 вход 16 подается последовательно, начиная с младшего разряда, преобразуемый код аргумента Х. На нторой вход 17 подается импульс начальной установки, ;«апример стартовый импульс. Первый значащий разряд проходит через элемент И 13 на нь:ход 18 и через элемент 15 зат.ержки устанавливает триггер 11 н единичное состояние. При появлении следующего значащего разряда на входе 16 на вы55 ходе 18 будет логический нуль, при появлении незначащего разряда — на нь«ходе элеме «та И 12 и на нь«ходе 18 возникает логическая единица. Блок 8 дополнения н ниде последовател«вЂ” ной схемы может быть н.",полнен и н других вариантах. Входами преобразоза «ля явля«отсз входы 19-21. Выходы 22-?5 являются выходами преобразова еля. 65 Бы п«сление ф, ««кц««««н данном функ-I « иона««ь««ом преобразователе основано на одновременном решении системы разностчых итерационных соотношений «,алгоритма вычисления) н итерационном процессе « = Y; Г; „-. «, -Г, X g ; «, Î. + ««/ха. «« li О < =qiо v « =1 Х еУ X-Y Zî,=X 23 Z„«1> 2.; 2 х qi y Ц Х Uj+ U3 q(3 «1 UVt X ч — — х; ч,„=ч1 « х2; ч - х х «-х где ) = О, и — номер итерации, i = О,п — нес или показатель итерации, и — число разрядон аргумента. Рекуррентные соотношения предложенного алгоритма обладают групповыми свойствами и вычисляются одновременно в одном итерационном цикле, причем каждое соотношение может вычисляться либо за один такт, либо за п+««« тактов, где ««« = «1о, и( число дополнительных за„итных разрядов регистров и cóM:ëàãopGB †вычитателей для компенсации по,р-шности от усечения чисел при их с,".,в.-..i e. Соотношение « > реализуется н сум««аторе-нычитателе 1, соотноше-Не У „ в сумматоре-ны.итателе 2, с.ioòношение — в сумматоре-вычитателе 3, соотношение П вЂ” в сумматоре-нычита1 теле 4, соотношение «> - в c",û «аторе-вычитателе 5. Логическое уравнение « ?(0 решается в блоке 9 анализа, где формирую в ;àëû "- 0 « первый выход),ф.и q„ q „„ «второй и третий выходы . Беличины X2 " и У2 получаются на выходах регистров б и 7 соответственно после окончания итерации, причем перед первой ите >ацИЕй СДВИГ НЕ ПРОИЗНОдИ..Ся. Готрицательное значение аргумента Х формируется н ниде дополнительного кода на выходе блока 8 дополнения. Бычисление указанных функций в данком функциональном преобразователе осуществляется следующим образом. Первоначально в регистр 6, B сумматоры-вычитатели 2 и 3 и в блок 8 дополнения заносится код аргумента Х, а н регистр 7 и в сумматор-вычитатель 1 заносится код ар умента « .;IQ стартовому сигналу " входа 21 включается блок 10 управления и на -.;ерном:« втором Выходах поянляегся по ciieëîâàòåëüíîcòü тактов «х «..пу.«п:сон для продвижения сод«сржан.«п; -.пстроь б и 7 на соответствую«; ис :: .,...у".;— 960807 45 маторов-вычитателей 1-5 и продвижения информации в последних. При <, = +1 в сумматорах-вычита 1 телях 1 и 3 выпблняется вычитание, а в сумматорах-вычитателях 2, 4 и 5 — сложение. При q = -1 режим ра1 боты меняется на обратный. После выполнения определенного числа итераций при равенстве нулю содержания сумматора-вычитателя 1 процесс вычисления закончен. При этом в сумматоре-вычитателе 2 со1 г. держится значение функции -(х + у ) х в сумматоре-вычитателе 3 — значение 1 2 функции -(x — у ) в сумматоре-вычих 1 тателе 4 — значение функций — (у — х 1 х У в сумматоре-вычитателе 5 — значение 1 2. функции -(ху — x ) . х Максимальное время вычисления четырех функций для параллельного решения каждого соотношения алгоритма равно в тактах Максимальное время вычисления четырех функций для последовательного решения каждого соотношения равно в тактах Т „„«п(п+ m+ 1) Однако благодаря асинхронному режиму работы (путем прерывания процесса вычисления на итерации, при которой У; = О), для большинства значений аргументов время вычисления значительно меньше максимального значения. В обцем случае погрешность вычисления указанных функций определяется длиной разрядной сетки регистров и сумматоров-вычитателей, и в случае использования дополнительных разрядов ш всегда меньше единицы последнего младшего разряда и. Формула изобретения 1. Функциональный преобразователь по авт.св. Р591861, о т л и ч а ю ц и и с я тем, что, с целью расширения класса решаемых задач за счет возможности дополнительного вычислех x — x ния функций - и в нех х ro введены четвертый и пятый сумматоры-вычитатели и блок дополнения, причем первые входы четвертого и пятого сумматоров-вычитателей соединены с вторым выходом блока анализа, вторые входы четвертого и пятого сумматоров-вычитателей соединены с первым выходом блока управления, третий вход четвертого сумматоравычитателя соединен с выходом второ15 ro регистра, третий вход пятого сумматора-вычитателя соединен с выходом первого регистра, четвертые входы четвертого и пятого сумматоров-вычитателей соединены с выходом 20 блока дополнения, первый вход которого соединен с четвертым входом третьего сумматора-вычитателя, а второй вход блока дополнения — с третьим входом йреобразовате25 ля. 2. Преобразователь по п.1, о т л и ч а ю ц и и с я тем, что блок дополнения содержит триггер, элемент задержки, два элемента И и элемент ИЛИ, причем первый вход блока дополнения соединен с инверсным входом первого элемента И, прямым входом второго элемента И и через 35 элемент задержки — с первым входом триггера, второй вход которого является вторым входом блока дополнения, выход триггера соединен с прямым входом первого элемента И и с 40 инверсным входом второго элемента И, выходы элементов И соединены с входами элемента ИЛИ, выход которого является выходом блока дополнения. Источники информации, принятые во внимание при экспертизе 1. Авторское свидетельство СССР 9591861, кл. G 06 15/34, 1976.
