Устройство для индикации

 

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистических

Республик (1)955191 (61) Дополнительное к авт. саид-ву (22) Заявлено 270880 (21) 2976987/18-24

Р М g+ з

6 09 G 3/04 с присоединением заявки № 2994409/18-24.

Государственный комитет

СССР но делам изобретений и открытий (23) Приоритет

tS3jУДК 681.327 (088.8) Опубликовано 3007,82. Бюллетень ¹ 32

Дата опубликования описания 3007.82 (72) Авторы изобретения

Б.В. Васютин, A Â. Писарский, С.Б. Тимоф ев и А.А. Уваров

Специальное конструкторское бюро ордена Ленина физикотехнического института им. A.Ô. Иоффе (71) Заявитель (54) УСТРОЙСТВО ДЛЯ ИНДИКАЦИИ

Изобретение относится к вычислитерьной технике, а именно к устройствам вывода цифровой информации для визуального считывания.

Известен счетчик импульсов с блокировкой индикации незначащих стар" ших разрядов, состоящий из гаэоразрядных индикаторных ламп, N блоков передачи информации, дешифратора двоично-десятичного кода в десятичный, генератора цифр и переключателя положения запятой (1).

Недостатком этого устройства является ограниченная область применения, обусловленная использованием в Схеме блокировки цепей переноса нереверсивного десятичного счетчика.

Известно также устройство гашения незначащих разрядов для динамической индикации, состоящее иэ переключателя положения запятой, блоков передачи информации, N газоразрядных индикаторных ламп, генераторов цифр, генератора нуля, дешифратора, распределителя импульсов на

N+1 выход, элемента объединения на

N выходов,, элемента запрета,,N элементов совпадения и N-1 триггеров (2) .

Недостатками данного устройства являются ограниченные функциональные воэможности, определяемые условием гашения незначащих нулей только старших разрядов и сложностью устройства.

Цель изобретения - упрощение устройства.

Поставленная цель достигается тем, что устройство для индикации, содержащее распределитель импульсов, соединенный с первыми входами блоков памяти, с управляющими электродами индикаторов, входами блока управления, первый элемент ИЛИ, входы которого соединены с выходами блоков памяти, а выходы - с входами дешифраторов, выходы первого дешнфра20 тора соединены с инфор"ационн "и электродами индикаторов, содержит два элемента И, второй третий н четвертый элементы ИЛИ и два триггера, причем выход второго дешифратора соединен с вторыми входами элемен2з тов и и второго и третьего элементов ИЛИ, первые входы элементов И соединены с соответствующими выходами распределителя импульсов, первые входы второго и третьего элеЗ0 ментов ИЛИ соединены с выходами

955191

5 о

20 блока управления, выходы первого элемента И и второго элемента ИЛИ соединены с входами первого триггера, а выходы второго элемента И и третьего элемента ИЛИ соединеныс входами второго триггера, выходы триггеров соединены с входами четвертого элемента ИЛИ, выход которого соединен с стробирующим входом второго дешифратора.

А также тем, что в устройство для индикации, содержащее распределитель импульсов, соединенный с первыми входами блоков памяти, с управляющими электродами индикаторов, первый элемент ИЛИ, входы которого соединены с выходами блоков памяти, а выходы — с входами дешифраторсв, выходы первого дешифратора соедине- ны с информационными электродами индикаторов, введены элемент И, второй элемент ИЛИ и триггер, выход второго дешифратора соединен с первыми входами элемента И и второго элемента ИЛИ, выходы которых соедииены с входами триггера, выход которого соединен с стробирующим входом первого дешифратора, причем вторые входы элемента И и второго элемента ИЛИ соединены с соответствующими выходами распределителя импульсов.

На фиг. 1 и 2 представлены функциональные схемы устройства для первого и второго вариантов; на фиг.3 и 4 — импульсы опроса, вырабаты,ваемые управляемым распределителем импульсов для первого и второго вариантов устройства соответственно.

Устройство содержит индикаторы 1

Одноименные информационные электроды которых объединены, первый дешифратор 2, первый элемент ИЛИ 3, второй дешифратор 4, блоки 5 памяти, распределитель б импульсов, элементы И 7 и 8, элементы ИЛИ 9-11, триггеры 12 и 13, блок 14 управления, Устройство по первому варианту работает следующим образом.

Переключатель блока 14 управления устанавливается в соответствии с выбранным пределом измерений.

Распределитель б импульсов вырабатывает последовательность имПульсов опроса в соответствии с установленным положением переключателя блока управления. Так, при установке переключателя после i-го разряда, где i — номер разряда, ограничивающего целую часть, управляемый расп- ределитель 6 импульсов вырабатывает последовательность импульсов опроса от старшего разряда до i-того, после чего вырабатывает последовательность импульсов опроса от младшего до i+1 разряда, как это показано на фиг.2.

55 б0

Каждый импульс опроса по своей шине поступает на соответствующие блоки 5 памяти, управляющие электро-ды индикаторов 1 и на входы блока 14 управления.

В зависимости от положения переключателя i-тый импульс опроса в блоке 14 управления коммутируется и поступает на вход второго элемента

ИЛИ 9, а импульс опроса i+1 поступает на вход третьего элемента

ИЛИ 10 .

Информация, предназначенная для индикации, в виде двоично-десятичного кода поступает на входы блоков

5 памяти. Первый элемент ИЛИ 3 передает информацию от одного из блоков 5 памяти на первый дешифратор 2 и второй дешифратор 4 нуля в соответствии с импульсами опроса, выработанными управляемым распределителем б импульсов.

С второго дешифратора 4 поступившая информация передается на вторые входы элементов И 7 и 8 и на вторые инверсные входы элементов ИЛИ 9 и 10.

Первый импульс опроса, соответствующий старшему разряду, с распределителя 6 импульсов поступает на управляющий электрод индикатора 1 старшего разряда, на вход, элемента

И 7 и управляющий вход блока 5 памяти старшего разряда. При наличии на информационном входе этого блока нулевой информации, на выходе второго дешифратора 4 появляется активный сигнал, который поступая на вход элемента И 7, вызывает срабатывание первого триггера 12 Сигнал с выхода триггера 12, пройдя элемент ИЛИ ll, вызывает сигнал снятия стробирующего сигнала с первого дешифратора 2 и гашение индикатора 1 старшего разряда.

При наличии нулевой информации на информационных входах следующих блоков 5 памяти до i-того разряда . триггер 12 будет сохранять свое состояние и соответствующие им индикаторы 1 будут погашены, за исключением индикатора 1 i-того разряда.

Импульс опроса i-ro разряда, поступивший через блок 14 управления на вход элемента ИЛИ 9, вызывает срабатывание триггера 12. Сигнал с выхода триггера 12, пройдя элемент

ИЛИ 11, дает разрешающий сигнал на строб-входе первого дешифратора 2 независимо от сигнала с второго дешифратора 4. Индикатор i-го разряда высветит цифру

Инцикаторы 1 от старшего разряда до i-1 будут погашены, а индикатор

1 i-го разряда будет высвечивать О до появления первой значащей цифры на входах блоков 5 памяти от старшего до i-того разрядов. Появление первой значащей цифры на входах этих

955191 блоков 5 памяти вызывает образование на выходе второго дешифратора

4 пассивного сигнала, который пройдя через элемент ИЛИ 9, вызывает срабатывание триггера 12.

Сигнал триггера, пройдя элемент

ИЛИ 11, вызывает появление разрешающего сигнала на строб-входе первого дешифратора 2 и высвечивание значащей цифры на соответствующем индикаторе 1 и цифру 0 на следующих индикаторах 1 до i-го разряда.

Импульс опроса, соответствующий младшему п-разряду, где n — общее количество разрядов, с распределителя б импульсов поступает на управляющий электрод индикатора 1 п-го раз-. ряда, управляющий вход блока 5 памя ти n-ro разряда и вход .элемента И. 8.

При наличии нулевой информации на входе n-ro блока 5 памяти, на выходе второго дешифратора 4 вырабатывается активный сигнал, который поступает на вход элемента И 8. Сигнал с выхода элемента И 8 вызывает сраба.тывание второго триггера 13. Сигнал с выхода триггера 13, пройдя элемент ИЛИ 11, вызывает снятие стробирующего сигнала с первого дешифратора 2. Индикатор п-разряда гас- нет. При наличии нулевой информации на входах блоков 5 памяти от и-1 до .,i+1 разрядов триггер 13 сохраняет свое состояние, вследствие чего первый дешифратор 2 остается закрытым и соответствующие индикаторы 1, кроме i+1 разряда, будут погашены.

Импульс опроса i+1 разряда, поступивший через блок управления 14 на вход элемента ИЛИ 10, вызывает срабатывание триггера 13 по Я-входу. Сигнал с триггера 13, пройдя элемент ИЛИ 11 вызывает появление разрешающего сигнала на строб-входе первого дешифратора 2. Индикатор 1 i+1 разряда .высветит цифру О.

Индикаторы 1 от младшего разряда до 1+2 будут погашены, а индикатор

i+1 будет высвечивать 0 до появления первой значащей цифры на входах блоков 5 памяти от младшего разряда до i+1. Появление первой значащей цифры на входах блоков 5 .памяти от младшего до i+1 разрядов вызывает появление на выходе второго,дешиф-. ратора 4 пассивного сигнала, который пройдя через элемент ИЛИ 10, вызывает срабатывание триггера 13. Сигнал с триггера 13, пройдя элемент ИЛИ 11, вызывает появление разрешающего сигнала на строб-входе первого дешифратора 2 и высвечивание значащей цифры на соответствующем индикаторе 1 и цифры 0 на следующих индикаторах 1 до i+1 разряда.

При установке .переключателя бло- ка управления после n-ro разряда. и нулевой информации на входах блоков 5 памяти, на индикаторах 1 будет высвечиваться только цифра 0 п-разряда. Второй вариант устройства позволяет осуществлять гашение незначащих нулей при отображении только целого числа и.работает следующим образом.

Распределитель .импульсов б вырабатывает последовательность импульсов опроса от старшего до и-го разряда (фиг.4).

Каждый импульс опроса по своей шине поступает на соответствующие блоки 5 памяти и управляющие электроды индикаторов 1. Импульс опроса старшего разряда поступает также на один из входов элемента И 7, а импульс опроса и-го разряда поступает на один иэ входов элемента

ИЛИ 9..

Ъ

Информация, предназначенная для индикации, в виде двоично-десятичного кода поступает на входы блоков 5 памяти.

Элемент ИЛИ 3 передает информациф от одного из блоков 5 памяти на пер ; вый дешифратор 2 и второй дешифратор 4 нуля в соответствии с импульсами опроса, вырабатываемыми распределителем б импульсов, 5 !

О

20 !

С второго дешифратора 4 поступившая информация передается на.вход

" элемента И 7 и на инверсный вход элемента ИЛИ 9.

Первый импульс опроса, с ответствующий старшему разряду, с распрЕдлителя б импульсов поступает на управляющий электрод индикатора 1 старшего разряда,, на вход элемента

40 И 7 и управляющий вход блока 5 памяти старшего разряда. При наличии на информационном входе этого блока нулевой информации, на выходе дешифратора 4 появляется активный сигнал, 45 который поступая íà вход элемента

И 7, вызывает срабатывание RS-триггера 12 .по В-входу. Сигнал с выхода

RS-триггера 12 вызывает снятие стробирующего сигнала с дешифратора 2 и

50 погашение индикатора l.старшего раз ряда.

При наличии. нулевой информации на информационных входах следующих блоков. 5 памяти информации до n-ro раз ряда RS -триггер 12 будет сохранять . свое состояние и соответствующие ин .дикаторы 1 будут цогашены за исключением индикатора 1 п-го разряда.

Импульс опроса n-ro разряда, поступивший на вход элемента ИЛИ 9, вызывает срабатывание RS-триггера 12 по $-входу. Сигнал с выхода RS-триг» гера 12 дает разрешающий сигнал на строб-входе дешифратора 2 независимо от сигнала с дешифратора 4. Инди65 катор n-ro разряда высветит циФру О.

955191

Индикаторы 1 от старшего разряда до и-го будут погашены, а индикатор 1 п-го разряда будет высвечивать цифру 0 до появления первой значащей цифры на входах блоков 5 памяти от старшего до n-ro разряда. Появление первой значащей цифры на входах этих блоков 5 памяти вызывает образование на выходе дешифратора 4 пассивного сигнала, который пройдя элемент

ИЛИ 8, вызывает срабатывание RS-триггера 12 по S-входу. Сигнал с RS-триггера 12 дает разрешающий сигнал на строб-входе дешифратора 2. Значащая цифра высветится на соответствующем индикаторе 1, а на последующих индикаторах высветятся 0 или значащие цифры.

Предлагаемое устройство позволяет уменьшить утомляемость операторов при контроле технологических процессов, когда допущенные. оператором ошибки могут привести к значительнык последствиям.

Гашение незначащих нулей старших и младших разрядов, кроме тех, которые входят в состав отображаемого числа, снижает утомляемость зрения оператора, а высвечивание нулей слева и справа от установленной запя,той придает уверенность оператору, что прибор включен и установка функ ционирует.

В предлагаемом техническом решении сокращено оборудование устройства, что значительно упростило его изготовление.

По сравнению с прототипом в устройстве сокращено количество триггеров, исключены логические элемен.ты на четыре входа, исключены генераторы цифр, что значительно упростило схемное решение.

Формула изобретения

1. Устройство для индикации, содержащее распределитель импульсов, соединенный с первыми входами блоков памяти, с управляющими электродами индикаторов, входами блока управления, первый элемент ИЛИ, входы которого соединены с выходами блоков памяти, а выходы - c входами дешифраторов, выходы первого дешифратора соединены с информационныки электродами индикаторов, о т л ич а ю щ е е с я тем, что, с целью упрощения устройства, оно содержит

5 два элемента И, второй, третий и четвертый элементы ИЛИ и два триг; гера, причем выход второго дешифратора соединен с вторыми входами элементов И и второго и третьего эле10

40 ментов ИЛИ, первые входы элементов

И соединены с соответствующими выходами распределителя импульсов, первые входы второго и третьего элементов ИЛИ соединены с выходами блока управления, выходы первого элемента И и второго элемента ИЛИ соединены с входами первого триггера, а выходы второго элемента И и третьего элемента ИЛИ соединены с входами второго триггера, выходы триггеров соединены с входами четвертого элемента ИЛИ, выход которого соединен со стробирующим входом второго дешифратора.

2. Устройство для индикации, содержащее распределитель импульсов, соединенный с первыми входами блоков памяти, с управляющими электродами индикаторов, первый элемент ИЛИ, входы которого соединены с выходами блоков памяти, а выходы — с входами дешифраторов, выходы первого дешифратора соединены с информационными электродами индикаторов, о т л ич а ю щ е е с я тем, что, с целью упрощения устройства, оно содержит элемент И, второй элемент ИЛИ и триггер, выход второго дешифратора соединен с первыми входами элемента И и второго элемента ИЛИ, выходы которых соединены с входами триггера выход которого. соединен со стробирующим входом первого дешифратора, причем вторые входы элемента И и второго элемента ИЛИ соединены с соответствующими выходами распределителя импульсов.

Источники информации, принятые во внимание при экспертизе

1. Патент ClQA Р 3632998, кл. 238-920, опублик. 1971, Авторское свидетельство СССР

9 571803, кл. G 06 F 3/04, 1977 (прототип).

955191

ВНИИПИ Закаэ 6446/60 Тираж 472 Поднисное

Филиал ППП "Патент", г.ужгород, ул.Проектная, 4