Микропрограммное устройство управления

Сеюз Советскмк

Соцмапмстмческмк республик

О П И С А Н И Е 943730

ИЗО6РЕ2ЕН ИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (6I ) Дополнительное к авт. свид-ву (22) Заявлено 14.04.75 (2l ) 2124918/18-24 (51 ) Я. (л.

Q 06 Р 9/46 с присоединением заявки J%

Всудврствснный квмнтет

СССР ве делам нзобрвтеннй и аткрытнй (2З) Приоритет—

Опубликовано 15.07.82. Бюллетень № 26 (53) УДК 681.326., . 3(088. 8) Дата опубликования описания 18.07.82 (72) Авторы изобретения

В.А. Иванов А.B. Палагин, П.N. Сиваченко и В.В. Сыров

Ордена Ленина институт кибернетики АН Украинской CCP (71) Заявитель (54) МИКРОПРОГРАММНОЕ УСТРОЙСТВО УПРАВЛЕНИЯ

Изобретение относится к вычислительной технике, в частности к устройствам микропрограммного управления.

Известно микропрограммное устройство управления, содержащее дешифратор мик5 рокоманд, регистр микрокоманд, блок памяти микрокоманд, регистр адреса, дешифратор адреса, элементы И, НЕ, схемы задержки, генератор тактовых импульсов (1 .

Однако данное устройство обладает недостаточным быстродействием.

Наиболее близким к данному изобретению является микропрограммное устройство управления, содержащее дешифратор микрокоманд, выходы которого являются выходами устройства, элемент И условий перехода, группу триггеров переходов, регистр микрокоманд, регистр адреса, дешифратор адреса, блок памяти микро- 20 команд, формирователь адреса перехода, генератор тактовых импульсов, выходом подключенный к управляющему входу дешифратора адреса, выход которого пол ключен к адресному входу блока памяти микрокоманд, информационным выходом соединенного с информационным входом регистра микрокоманд, первый информационный выход которого соединен с информационным входом дешифратора микрокоманд, второй информационный выход регистра микрокоманд соединен с первыми входами формирователя адреса перехода и регистра адреса, выходом соединенного с адресным входом дешифратора адреса, выход формирователя адреса перехода соединен со вторым входом регистра адреса, второй вход формирователя адреса перехода соединен с выходом элемента И условий перехода, первый вход которого соединен с одним из выходов дешифратора микрокоманд, а второй — с выходами группы триггеров переходов (2) .

Недостатком этого устройства являются малые функциональные возможности, о1тределяемые различной разрядностью информационных и управляющих слов.

3 9437

Бель изобретения — расширение функ циональных воэможностей эа счет унификации алины информационных и управляющих слов.

Поставленная цель достигается тем, что устройство содержит элемент И бло кировки, первый и второй элементы НЕ, первый и второй элементы задержки, выход элемента И блокировки соединен с управляющим входом дешифрв тора микро- IQ команд, с третьим BxolloM формирователя адреса перехода и со входом первой схемы задержки, выход которой через первый элемент HE соединеч с управляющим входом регистра микрокоманд, третий выход которого соединен с первым входом .элемента И блокировки и со входом вто- ° рого элемента задержки, выход которого через второй элемент HE соединен со вторым входом элемента И блокировки, На чертеже представлена бланж-схема устройства.

Устройство содержит дешифратор микрокомвнд 1, элемент И условий.пе рехода 2, группу триггеров переходов 3, регистр макрокоманд 4, регистр адресе

5, дешифратор адреса 6, блок памяти микрокоманд 7, формирователь адреса перехода 8, гене}мтер тактовых импульсов 9, элемент И блокировки 10, первый элемент задержки 11, второй элемент задержки 12, первый элемент НЕ 13, второй элемент HE 14.

Устройство работает следующим образом.

В соответствии с адресом, сформированным на регистре 5 и сигналом на соответствующем этому адресу выходе дешифратора 6, в моменты времени, определяемыми генератором 9, из блока

40 памяти микрокомакд 7 считывается очередная микрокоманда на регистр микрокоманд 4. Последний содержит операционные поля 15«адресное поле 1 6, и спе- . циальный разряд 17, «единичное" значение которого указывает микрокомвнду

45 считывания константы из блока 7. При всех других микрокомандвх значение этого разряда равно нулю" и дальнейшая работа устройства в этом случае заключается в следующем. Нв выходе де Ффра» тора 1 вырабатываются один или несколько элементарных микроопераций в соответствии с кодом микрокоманд. Одновременно с выполнением этих микроопераций с перва о выхода регистра микрокомвнд 4 код адреса следующей микрокомвнды поступает и запоминается на регистре 5.

30 ф

ycnoB}BIe переходы в устройсте осу ществляются следующим образом. Если в каком-либо поле регистра 4 записан

I код анализа одного или нескольких триггеров переходов 3, вырабатывающих признаки условий. то сигнал элементарной операции, соответствующий этому коду, анализирует это состояние, поступая на первый вход элемента И 2 условий перех} да, на второй вход которого подаются сигнал с выходя анализируемых триггеров 3. Сигнал, вырабать}ваемый на выходе элемента И 2 при определенном состоянии указанних выше триггеров, через формирователь адреса перехода 8 меняет состояние определенных разрядов регистра адреса 5.

При наличии признака микрркоманды считывания констйнты и блока памяти микрокоманд 7, т.е. единицы в специальном разряде 17 регистра 4, микрокоманда отрабатывается в течении двух циклов обращения к блоку 7 (первый цикл - чтение микрокоманды, второй . цикл - чтение константы .

В первом цикле после чтения микрокоман на происходит блокирование дешифратора 1 и. формирование адреса константы. Вьиоды дешифраторв l блокируются путем подачи на его управляющий вход сигнала блокировки с выхода элемекта

И 10. Через задержки 11 и элемент ИЕ

13 к концу первого цикла на управляющий вход регистра микрокоманд 4 подается сигнал блокировки. Для формирования адреса константы единичный код третьего выхода регис ра микрокоманд через элемент. И 10 вместе с кодом со второго выхода регистра адреса 4 подается кв формирователь адреса перехода

8, а затем сформированный адрес запоминается нв регистре 5.

Адрес константы при этом может формироваться путем дизьюккции сигналов первого выхода регистра адреса 4 с сигналов третьего выхода регистра а 6ресв. 4.

Во втором цикле происходит чтение константы и отработка принятой в первом цикле микрокоманды. Для этого в начале второго цикла сигнал с третьего выхода регистра адреса 4 через схему задержки 14 s элемент НЕ 12 поступает нв вход элемента И 10, сигнал с aIIxoдв которого разблокирует дешифратор 1 и задерживается схемой задержки l l на время, необходимое для чтения константы.

С блока памяти считывается константа.

Спустя время задержки на схеме задерж

5 0437 ки 11 снимается блокировка со входа регистра 4 и схема 11 готова к приему следующей микрокоманды. На регистре

5 при этом формируется адрес по коду, соответствующему второму выходу регист-Ф ра 4 элемента И 10, так как на выходе, а следовательно, на входе формирователя. адреса перехода 8 устанавливается потек пиал нуля .

Суммарные затраты времени на микр >o команды считывания констант, определяемое тем, что они выполняются за два цикла блока памяти микрокоманд незначвтельны, так как их количество в реальных микропрограммах, как правило, невелико. <

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР

М ЗЗ1387, кл. 6 06 Г 9/16, 1972.

2. Авторское свидетельство СССР

% 291201, an, 6 06 V 9/16, 1971 (прототип).,Ф ормула изобретения

Микропрограммное устройство управления, содержащее дешифратор микрокоманд„® выход которого являются выходами уст-. ройства, элемент И условий перехода, группу триггеров. переходов, рет истр микрокоманд, регистр адреса, дешифратор адреса, блсж памяти микрокоманд, форь крователь адре са перехода, генератор тактовьсх импульсов, выходом подключенный к управляюще му входу дешифратора адреса, высод кото

poro щиислйчен к адресному входу блока памяти микрокоманде, информационным вы-3@ ходом соединенного с информационным одом регистра микрсисоманд, первый информационный въасод которого соединен с информационным входом дешифратора. микрокоманд, второй информационный вы- 3S ход регистра микрокоманд соединен с первыми входами формирователя адреса пере»

30 6 хода и регистра адреса, выходом сое циненним с ацресным входом цешифратора. адреса, выход формирователя адрес@ перехода соединен с вторым входом регистра адреса, второй вход формирователя адреса перехода соединен с выходом элемента И условий перехода, первый вход которого соединен с одним из высодов дешифратора микрокоманд, а второй - с выходами руины триггеров переходов, о т л и ч а ю щ е е с я тем, что с целью расширения функциональных возможностей за счет унификации длины ннформащнжнмс и унравляющих слов, устройство содержит элемент И блокировки, первый и второй элементы HF., цервый и второй элементы задержки, выход элемента И блокировки соединен с управляющим входом дешифратера микрокоманд, с третьим входом формирователя адреса перехода и с входом л элемента задврж ки, выход которого через первый элемент

НЕ соединен с управляющим входом регистра микрокоманд, третий выход которого соединен с первым входом элемента

И блокировки и с входом второго элемен» та задержки, высод которого через второй элемент НЕ соединен с вторым входом элемента И блокировки.

943730

Составитель В. Евстигнеев

Редактор А. Лолинич Техцед M. Рейвес К орректор," Пономаренко

Заказ 5111/56 Тираж 731 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035„Москва Ж-35 Раушская наб. д. 4/5

Филиал ППП "Патент", r. Ужгород, ул. Проектная, 4