Оперативное запоминающее устройство

ОП ИСАНИЕ(,94214()

ИЗОБРЕТЕН ИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советскик

Социалистически к

Республик (61) Дополнительное к авт. саид-ву (22) Завалено 05. 12. 80 (21) 321329 /,18 24 (5! )М. Кл.

6 11 С 9/00 с присоединением заявки,Рв (23) Приоритет

9ВуйфстэОИВЙ кемнтет

СССР ав явлен вэабретеккк н юпрыткй

ОпУбликовано 07. 07. 82. Бюллетень М 2g

Дата опубликования описання07 .07.82 (88) УЙК 681,327 (08В.8) . (72) Автор изобретения

В.ИА1ишкин (71) Заявитель (54) ОПЕРАТИВНОЕ ЗАПОИИНАЮЩЕЕ УСТРОЙСТВО

Изобретение относится к запоминающим устройствам и может быть использовано для построения блоков оперативной памяти иерархической структуры с блочным обменом информации между

S уровнями памяти.

Известно устройство, содержащее основную оперативйую память, полупроводниковую или на магнитных cepgeuниках, сверхоперативную память 11).

Недостаток устройства состоит в его сложности.

Наиболее близким техническим решением к предлагаемому является оперативное запоминающее устройство, со-1 держащее полупроводниковый буферный сверхоперативный накопитель и опера тивный накопитель на магнитных сердечниках, включенные в каскад (2 ).

Недостаток устройства заключает- 20 ся в невысоком быстродействии иэ-эа большой разницы времен обращения к полупроводниковому накопителю и к накопителю на магнитных сердечниках.

Цель изобретения - повышение быстродействия оперативного запоминающего устройства.

Поставленная цель достигается .тем, что в оперативное запоминающее устройство, содержащее блок памяти, регистр числа, блок записи-считывания, накопитель, дешифратор адреса числа, ключи записи, ключи считывания, блок . управления, дешифратор, адреса групп чисел, .выходы которого подключены к входам дешифратора адреса групп чисел причем выходы ключей считывание и ключей записи соединены с разрядноадресными входами накопителя, адресные входы которого подключены к одним из. выходов деаифратора адреса числа, другие выхбды которого соединены с адресными входами блока памяти, информационные входы и выходы которого подключены соответственно к одним из выхо дов и входов регистра числа, другие выходы и входы которого cîåäèíåíû соответственно с одними из входов и выSS

3 94214 ходов блока записи-считывания, другие входы и выходы которого подклю-, чены к информационным выходам и входам накопителя, вход дешифратора адреса числа соединен с первым входом ключей записи и первым выходом блока управления, второй и третий выходы которого подключены соответственно к первому входу ключей считывания и к второму входу ключей записи, 10 управляющие входы блока памяти и регистра числа соединены соответственно с четвертым и с пятым выходами блока управления, введены группа элементов И и регистр управляющих кодов. 1S одни из входов которого подключены . соответственно к выходам элементов

И группы, а другие входы являются управляющими входами, прямые и инверсные выходы регистра. управляющих 20 кодов соединены соответственно с вторым входом ключей считывания и с третьим входом ключей записи, одни из входов элементов И группы подключены к выходам дешифратора адре- д са групп чисел, а другие входысоответственно к второму и к третьему выходам блока управления, Блок записи-считывания содержит диоды, токозадающие резисторы и 30 трансформатор, причем первые выводы первого и второго токозадающих резисторов подключены к анодам первого и второго диодов, катоды которых соединены соответственно с анодами

3S третьего и четвертого диодов, катоды которых подключены к входам трансформатора и первым выводам третьего и четвертого токозадающих резисторов соответственно, вторые выводы которых соединены с шиной нулевого потенциала, выходы трансформатора являются одними иэ выходов, а вторые выводы первого и второго токоэадающих резисторов объединены и являются одним ! 4S йз входов блока, другими выходами и входами которого являются катоды первого и второго диодов и аноды третьего и четвертого диодов.

На фиг. 1 представлена функциональ50. ная схема устройства; на фиг.2 — принципиальная схема блока записи-считывания.

Устройство содержит (фиг.1) блок памяти, регистр 2 числа, блок 3 записи-считывания, накопитель 4, дешифратор 5 адреса числа, ключи 6 считывания, ключи 7 записи, регистр 8 управляющих кодов, группу элементов

И 9, дешифратор 10 адреса групп чисел, регистР 11 адреса групп чисел и блок 12 управления с выходами

13-16.

На фиг.2 обозначены разрядно-адресные 17 и адресные 18 входы накопителя.

Блок записи-считывания содержит (фиг.2) токозадающие резисторы 19.119.4, трансформатор 20 и диоды 21.121.4. Выход формирователя 22 сигналов подключен к одним из выводов токозадающих резисторов 19.1 и 19.2.

Накопитель 4 организован по системе

2 Д, причем количество разряда но-адресных входов 17 (т. е. структурных групп) соответствует количеству записываемых в него групп чисел. Каждая группа содержит m чисел (где вцелое число). Количество разрядов регистра 8 соответствует количеству групп чисел.

Устройство работает следующим образом.

Перед началом работы производится обнуление всех ячеек накопителя 4, т.е. режим считывания без регенерации.

Для этого блок 12 управления вырабатывает сигнал установки регистра

8 в состояние считывания для всех групп чисел и сигнал запрета приема считанной информации регистром 2.

Программными средствами или через автономное устройство контроля (не показано) перебираются последовательно все адреса групп чисел и числа в каждой группе. Процедура заканчивается установкой регистра 8 в состояние записи, так как накопитель 4 обнулен и подготовлен к заполнению.

При записи: с помощью регистра

11 и дешифратора 10 выбирается нужная группа чисел, в которую необходимо записать информацию, на входы ключей 7 приходят иэ блока 12 по выходу 15 и .от регистра 8 сигналы разрешения записи, а также сигналы записи по выходу 13 блока 12, Количество сигналов соответствует количеству чисел в структурной группе накопителя.

В зависимости от того, что записывается (1 или О, определяемые регистром 2 и блоком 3), разрядно-ад- .Ресный ток- проходит или не проходит через пару входов 17 накопителя 4.

5 9421

Одновременно сигналы записи подаются и на дешифратор 5 в соответствии с кодом адреса выбранного числа.

Как при записи, так и при считывании из блока 12 по выходу 16 по- S даются синхросигналы с частотой повторения в уп раэ меньшей частоты повторения сигналов записи или чтения, подаваемых по выходу 13.

После прохождения последнего р -го10 сигнала записи синхросигнал устанавливает регистр 8 в состояние, соответствующее готовности данной группы чисел к чтению. Если же в этой группе чисел происходит обращение снова по записи (вместо чтения), то управление от регистра 8 осуществляет запрет по входу ключей 7, а синхро, сигнал подтверждает состояние готовности группы чисел к считыванию, т.е. 20 при случайном неправильном обращении происходит защита информации.

Процесс считывания информации из группы чисел происходит во многом аналогично процессу записи. Однако 2S отличительной особенностью работы накопителя 4 при считывании является то, что длительность разрядно-адресного тока определяется не длительностью сигналов, поступающих с выхо- Зф да 13, а временем действия разрешающего сигнала, поступающего на ключи

6 от блока 12 по выходу 14. После установления разрядно-адресного тока на паре входов 17 (амплитуды тока на каждом входе одинаковы и определяются резисторами 19 и приложенным напряжением) подается через дешифратор 5 адресный ток считывания на выбранный вход 18. От воздействия суммы двух токов переключается выбранный сердечник (если он был в состоянии 1) и ЭДС переключения проявляется в виде разбаланса моста, образованного парой входов 17 и резисторами 19. Трансформатор 20, включенный в диагональ этого моста,воспринимает и передает считанный сигнал к усилителю (не показан), с выхода которого он поступает на регистр 2.

1. Оперативное запоминающее устройство, содержащее блок памяти, регистр числа, блок записи-считывания, накопитель, дешифратор адреса числа, ключи записи, ключи считывания, блок управления, дешифратор адреса групп чисел и регистр адреса групп. чисел, выходы которого подключены к входам дешифратора адреса групп чисел, причем выходы ключей считывания и ключей записи соединены с разрядно-адресными входами накопителя, адресные входы которого подключены к одним из выходов дешифратора адреса числа, другие выходы которого соединены с адресными входами блока памяти, информационные входы и выходы которого подключены соответственно к одним иэ выходов и входов регистра числа, другие выходы и входы которого соединены соответственно с одними из входов и выходов блока-записи-считывания, другие входы и выходы которого подключены к информационным выходам входам накопителя, вход дешифратора адреса числа соединен с первым. входом ключей записи и первым выходом блока управления, второй и третий выходы которого подключены соответственно к первому входу ключей считывания и к второму входу ключей записи, управляющие входы блока памяти и регистра числа соединены соответственно с четвертым и с пятым выходами блока управления, о т л и ч а ю щ е е с я тем, что,с целью повышения быстродействия устПосле прохождения последнего m-ro сигнала считывания синхросигнал устанавливает регистр 8 в состояние "0", SS подготовленное соответствующим из элементов И 9 и в соответствующее по готовности данной группы ячеек накопителя 4 к записи.

40 6

Таким образом, в устройстве осуществляется считывание без регенерации и запись без каждого циклового обнуления, а также исключается время успокоения помех в цепи съема. Последнее объясняется тем, что при блоч . ном считывании разрядно-адресный ток на входах 17 не выключается при переходе от адреса к адресу группы чисел, в результате чего помехи в цепях съема фактически отсутствуют.

Эти свойства повышают надежность и быстродействие устройства.

Технико-экономическое преимущество предлагаемого устройства заключается в значительном повышении быстродействия устройства по сравнению с прототипом.

Формула изобретения

7 9421 ройства, оно содержит группу элемен. тов И и регистр управляющих кодов, одни из входов которого подключены соответственйо к выходам элементов

И группы, а другие входы являются S управляющими входами, прямые и инверсные выходы регистра управляющих кодов соединены соответственно с вто. рым входом ключей считывания и с третьим входом ключей записи, одни 1Î из входов элементов И группы подклацены к выходам дешифратора адреса . групп чйсел, а другие входы - соответственно к второму и к .третьему выходам блока управления. И

2. Устройство по п.1, о т л и ч аю щ е е с я тем, что блок записисчитывания содержит диоды, токозадающие резисторы и трансформатор,причем первые выводы первого и второго zo токозадающих резисторов подключены к анодам первого и второго диодов, катоды которых соединены соответственно с анодами третеьго и четвертого диодов, катоды которых подключены к входам трансформатора и первым-выводам третьего и четвертого токозадающих резисторов соответственно; вторые выводы которых соединены с шиной нулевого потенциала, выходы трансформатора являются одними из выходов, а вторые выводы первого и второго токозадающик резисторов объединены и являются одним из входов блока, другими выходами и входами которого являются катоды. первого и второго диодов.и аноды третьего и четвертого диодов.

Источники .информации, принятые во внимание при. экспертизе

1.Шигин А.Г. и Дерюгин A.A. Циф .ровые вычислительные машины, И.,"Энергия", 1975, с.497-521.

2.. Шабалин В.В. и др. Интегральные функциональные узлы для запомцна ицих устройств И,, "Сов.радио", 1976. с 5 9 (прототип) 942140

Составитель S.Гордонова

Редактор С.Юско Техред Т. Маточка Корректор А.Ференц

«Ю

Заказ 4851/45 Тираж 6?2 Подлисное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП "Патент", r. Ужгород, ул. Проектная, 4.