Устройство для вычисления математического ожидания

Союз Советски к

Соцкапнстичвскик

Респубики

О П И С А Н И Е (и92277О

ИЗОБРЕТЕН ИЯ

К АВТОРСКОМУ СВИДИТЕПЬСТВУ (6! j Дополнительное к авт. саид-ву(22}Заявлено 21.05,80 (21} 2927587/18-24 (5l)M. Кл.

G 06 F 15/36 с присоединением заявки М

ЬсУ«араеипа11 кеивтет

CCCI ве «аак нэвбретвкк1 к еткрытпй (23) П р нори тет о

ОпУБликовано 23.04.82. Бюллетень Pk 15 (53.) УДК 681. 3 (088.8) Дата опубликования описания 23.04.82 (72) Автор изобретения

В.Н.Попов

Пензенский политехнический институт (7!} Заявитель (54) УСТРОЙСТВО ДЛЯ ВЫЧИСЛЕНИЯ МАТЕМАТИЧЕСКОГО

ОЖИДАНИЯ

Изобретение относится к автоматике и вычислительной технике и может бым использовано для .аппаратурного анализа случайных процессов и статистической обработки массивов данных.

Известно сдтаживакицее устройство, содержащее регистр, первый сумматор, два элемента И, элемент ИЛИ, триггер. знака.

Это устройство реализует алгоритм О согласно рекурентной Формуле °

1 р ц тк1-1+. и (1 сгй-т где Хс Хс,1- соответственно i u (1-1)-ое значение сглаживаемого aurS$ нала: Х; - текущая i-тая ордината исходного сигнала tie.

Это устройство имеет более про-. стую схему, однако оценка математического ожидания, вычисляемая е помо" щыо приведенного алгоритма, являет" ся недостаточно эФФективной, в связи с чем устройство имеет низкое быстродействие.

Наиболее близким к предлагаемому по технической сущности является цифровое сглаживающее устройство, содержащее первый сумматор, первый вход которого подключен к выходу регистра сдвига, первый вход которого соединен с выходом первого сумматора, второй вход регистра сдвига подключен к первому выходу блока управления, второй сумматор f21.

Недостатком устройства является низкая точность вычисления математического ожидания, так как вычисление математического ожидания дает смещенную оценку из-за неоптимальности реализуемого оператора усреднения..Данный метод вычисления характеризуется также накоплением ошибок, что также увеличивает общую погрешность вычисления математического ожидания.

Это ограничивает применение данного устройства при анализе случайных процессов.

3 9227

Цель изобретения — повышение точности устройства.

Поставленная цель достигается тем, что устройство для вычисления математического ожидания, содержит а+2 дополнительных регистров сдвига, при этом выход первого сумматора подключен к первым входам т- дополнительных регистров сдвига, выходы которых соединены с соответствующими .входами второго сумматора, выход которого подключен к первому входу щ+1 дополнительного регистра сдвига, второй вход первого сумматора соединен с выходом (а+2)-го дополнительного ре- <> гистра сдвигов, информационные входы которого объединены синформацион-. иыми входами блока управления и являются входами устройства, второй вход (m+2)-го дополнительного регистра сдвига подключен ко второму выходу блока управления, управляющие выходы которого соединены соответственно со вторыми входами m дополнительных;, регистров сдвига и (а+1)-го допол« нительного регистра сдвига.

Кроме того, отличающееся тем, что блок управления содержит блок элементов ИЛИ, генератор импульсов счетчик числа выборь;с, блок задания коэффициентов деления, блок сравнения, счетчик группу из m — элементов

ИЛИ, два делителя частоты, группу из (m+3) элементов И и группу из (а+3) триггеров, при этом первые входы (m+3) элементов И группы объеди3S иены и подключены к выходу генератора импульсов, вторые входы m элементов И группы соединены соответственно с единичными выходами m — тригге49 ров группы, нулевые входы которых объединены е нулевым входом (m+1)-ro триггера, с единичным входом (а+2)-го триггера и подключены к выходу первого делителя частоты, вход которо го объединен с первыми входами iS элементов ИЛИ группы и соединен-с выходом (в+1)-го элемента И группы, второй вход (в+1)-го элемента И группы подкпючен к единичному .выходу (m+1}-го триггере, единичный вход которого объединен со входом счетчика выборки и соединен с выходом блока элементов ИЛИ, входы которого являются информационными входами блока управления, выходы счетчика выборки подключены к соответствующим входам блока задания коэффициента деления, выходы которого .соединены с

70 4 первыми входами блока сравнения, вторые входы которого подключены к выходам счетчика, вход которого подключен к выходу (m+2)-ro элемента

И группы, второй вход (m+2)-ro элемента И группы соединен с единичным выходом (m+2)-го триггера группы е— выходы блока сравнения подключены к нулевым входам m-триггеров группы, выходы m — элементов И группы соединены со вторыми входами соответствующих элементов ИЛИ группы, третьи входы которых объединены со входом второго делителя частоты и подключены к выходу (m+3)-го элемента

И группы, второй вход которого соединен с единичным выходом (m+3)-го триггера группы, единичный вход которого объединен.с единичным. вхоДом (m+2)-ro триггера группы и подключен к m-ому выходу блока сравнения, выход второго делителя частоты соединен с нулевым входом (m+3)-го, триггера группы, выход (а+1)-ro элемента И группы является соответственно первым и вторым выходами блока управления, выходы щ - элементов

ИЛИ группы и (в+3)-ro элемента И группы являются соответствующими уп-. равляющими вй ходами блока управления.

На фиг. 1 представлена структурная схема устройства на фиг, 2 - блоксхема блока управления.

Устройство для вычисления математического ожидания содержит первый дополнителыый регистр 1 сдвига, второй сумматор 2, ю- регистров 3 сдвига, регистр 4 сдвига, первый сумматор

5, второй дополнительный регистр 6 сдвига, блок 7 управления. Блок управления 6, представленный .на фиг. 2, содержит блок 8 элементов ИЛИ, первый триггер 9, счетчик 10 числа отсчетов, блок 11 задания коэффициентов деления, блок 12 сравнения, счетчик

13, второй элемент И )4, второй триггер 15, генератор 16 импульсов, элемент И 17 группу е элементов И 18 l8, третий элемент И 19, группу m триггеров 20 -20, третий триггер

21, первый делитель 22 частоты, групну m элементов ИЛИ 23 "23П,, второй делитель частоты 24 .

Среднеарифметическое значение а к f n) случайной величины Х

30

5 9227 где Х; — текущая i --тая ордината исходного сигнала, и — порядковый номер отсчета, дает несмещенную оценку математического ожидания с минимальной дисперсией в классе линейных оце- нок.

Реализация идеального оператора усреднения (идеального сумматора с нормированием по й) сопряжено с определенными трудностя- ми обусловленными с характером вычислительных операций (1). С любой, наперед заданной, точностью вычисления математического ожидания, множитель 1/М может быть аппрокснмирован суммой

20 где а,. - принимает значения "1.", если данная сумма входит в общую сум му, и "0" - в противном случае, Верхний предел суммы выбирается из условия где — допустимая погрешность аппроксимации.

Подставляя (2 ) в (1) имеем. Вычисление математического ожидания по (3) обеспечивается при помощи простых арифметических операцийсложения (вычитания) и сдвига, что оказывается весьма существенным при разработке специализированных устройств обработки информации.

Устройство для вычисления математического ожидания, реализующее выражение (31, работает следующим образом

Отсчеты. входной функции Х» в виде параллельного кода поступают ко входным шинам одновременно на информационные входы регистра 6 сдвига и управляющие входы блока 7 управления.

При этом на выходе элемента ИЛИ 8 блока 7 управления формируется импульс, который взводит триггер 9 и одновременно увеличивает содержимое счетчика 10 числа отсчета на единицу. Счетчик )О числа отсчета уп70 6 равляет блоком 11- задания коэффициентов деления. Кажцому новому состоянию счетчика 13 отсчетов на выходе блока 1! задания коэффициентов соответствует определенная комбинация кодовых слов, число которых равно числу регистров в группе п1 регистров 3 сдвига.

Первый триггер 9 открывает элемент И 17, через который импульсы с выхода генератора 16 импульсов поступают на вход первого, делителя

22 частоты, а также на первый и второй выходы элемента И 14 управления.

Коэффициент пересчета k первого делителя 22 частоты равен числу разрядов m регистра 4 сдвига, Таким образом, с первого и второго выходов элемента И 14 управления выдается серия (последовательность) сдвигающих импульсов, которые осуществляют сдвиг содержимого регистров 4 и 6. (Примем, что в регистре 4 сдвига содержится результат предыдущих тактов вычислений). С выходов регистров 4 и

6 сдвига информация поступает на входы сумматора 5. Результаты сложения каждого шага (сдвига) записываются в старшие разряды регистуов 4 и 3 сдвига и продвигаются в сторону младших разрядов этих регистров.

В момент равенства числа сдвигакщих импульсов коэФфициента пересчета первого делителя 22 последний формирует сигнал, возвращающий первый триггер 9 в исходное состояние.

Первый триггер 9 закрывает элемент.

И 17. В регистрах 4 и 3 сдвига содержится сумма ординат исходного сигнала, т.е. 2 Хл, где 1 - текущий

Faaqq, отсчет. Сигналом с делителя 22 частоты вэводятся триггеры 15 и 20 20,„, ко орые .открывают соответствукщие элементы И 14 (18„-18 ). Импульсы опорной частоты через открытые элементы И 18л-18> и через элементы ИЛИ 23„-23,„поступают на выхо ды блока 7 управления, а также через элемент И 14 на вход счетчика 13., Длина серий сдвигающих импульсов, формируемых на выходах блока 7 управления, задается блоком 11 зада" . ния коэффициентов деления. В момент равенства текущего кода в счетчике

13 с одним из кодовых слов блока задания коэффициентов дейения на соответствующем выходе блока 12асравне ния вырабатывается импульс, который устанавливает один из триггеров 20 7 9227

20 „ в исходное состояние. При этом содержимое соответствукщего триггера 3 сдвига оказывается сдвинутым, т,е. поделенным на заданный коэффициент 2, где j — число импульсов сдвига для данного регистра. В регистрах 3 сднига к концу операций сдвига содержатся составляющие: с, ",z x,. ...@ x) +.

1м Ь) см

Импульс, формируемый на -ом выходе блока 12 сравнения, устанавливает триггеры 15 и 20„-20 в исходное сас15 тояние, .а третий триггер 21 окрокидывается и открывает третий элемент

И 9. Импульсная последовательность с выхода генератора !6 импульсов через открытый третий элемент И 19 и элементы ИЛИ 23„- 231 поступают на

20 выходы блока 7 управления, а также на вход второго делителя 24 частоты.

Коэффициент пересчета второго делителя 24 равен числу разрядов регистров 3 и ) сдвига. Блок 7 упнавпе25 ния выдает серию сдвиганп)их импульсов на управляющие входы регистров 3 и

1 сдвига. С выходов регистров 3 сдвига информация п.ступает, на входи сумматора 2. Результат сложения saкисывается в старшие разряды регистра 1 сдвига и продвигается в сторону младших разрядов этого регистра. К моменту окончания работы второго делителя 24 частоты регистры 3 сдвига 55 обнуляются, а в регистре сдвига будет зафиксирована сумма Ф

70 сдвига, т.е. точностью аппроксимации числа 1/й, где м — текущий номер отсчета. Для большинства практических задач анализа случ,".йных процессов число регистров 3 сдвига вполне можно ограничить пятью, поскольку в этом случае погрешность вычисления математического ожидания не превышает ),ОХ для любого из отсчетов.

Устройство вычисления математического ожидания с унифицированной параллельно-последовательной структурой обладает простотой схемных решений иэ стандартных цифровых элементов и относительно высокой однородностью и регулярностью, что позволяет полностью использовать ноэможнссти современной интегральной технологии для реализации в виде одной большой интегральной схемы.

Устройс во для вычисления математического ожидания совмещает противоречиные требования повышения надежности, быстродействия, унификации и технологичности структуры. Поставленная цель достигается без осложнения вычислительных операций, что является ценным для получения текущих оценок контролируеьих параметров.

Внедрение устройства для вычисления математического ожидания обеспечивает большой эффект по сравнению с сущестнукщими устройствами, .так как увеличена точность вычисления математического ожидания, что расширяет область применения устройства подобного типа.

4 и

4Е)".)(a;.

3=о =!

Последнее выражение тождественно совпадает с выражением (Э) счисления математического ожидания. Максимальное время нычйсленпя текущей оценки математического ожидания в тактах ранна

>ИС))(ОМ )а> 5

59 где о - длительность периода оиериой частоты! л1- число разрядов рвтиетра 4 сдвига; ) - число разрядов регистрев 3 сдвига.

Точность вычисления математического ожидания в предлагаемом устройстве определяется числом ретчвстран 3

Формула изобретения!. Устройство для вычисления математического ожидания, содержащее первый, сумматор, перный .вход которого подключен к ныходу регистра сдвига, первый вход которого соеди нен с выходом первого сумматора, второй вход регистра сдвига подключен к первому. выходу .блока управления, второй сумматор, о т л и ч аю щ е е с я тем, что, с цепью понышения точности, устройство содержит m+2 дополнительных регистров сдвига, при этом выход первого сумматора подключен к первым входам п дополнительных регистров сдвига, выходы которых соединены с соответствунщиэню входами второго сумматора, выход которого подключен к первому

9 9227 входу (m+1) -го дополнительного регистра сдвига, второй вход первого сумматора соединен с выходом (f1+2)-ro дополнительного регистра сдвига, информационные входы которого объ- % единены с информационными входами блока управления и являются входами устройства, второй вход (m+2)-го дополнительного регистра сдвига подключен ко второму выходу блока уп- 1О равления, управляющие выходы которого соединены соответственно со вторыми входами дополнительных регистров сдвига и (а+1)-го дополнительного регистра сдвига. 15

2. Устройство по п. 1, о т л и.чающеес тем, что блокуп», равления содержит блок элементов ИЛИ, генератор импульсов, счетчик числа вы- . борок, блок задания коэффициентов де-,. ления, блок сравнения, счетчик, группу из rn элементов ИЛИ,,два делителя частоты, группу из (m+3) элементов

И и группу из (m+3) триггеров при этом первые входы (m+3) элементов у

И группы объединены и подключены к выходу генератора импульсов, вторые входы m элементов И группы соединены соответственно с единичными выходами rn т р иnгrгrе р оoв гrр у пnп ы, нулевые вхо- Зо ды которых объединены с нулевым sxoдом (а+1)-го триггера, с единичным входом (m+2)-го триггера и подключены к выходу первого делителя частоты, вход которого объединен с первы- З ми входами m элементов ИЛИ группы и соединен с выходом (а+1)-го элемен.та И группы, второй вход (а+1)-го элемента И группы подключен к единичному выходу (в+1)-r o триггера, единичный вход которого объединеисо:входом счетчика выборки и соединен с выходом блока элементов ИЛИ, 70

10 входы которого являются инфс,рмационными входами блока управления, выхо ды счетчика выборки подключены к соответствующим входам блока задания коэффициента деления, выходы которого соединены с первыми входами блока сравнения, вторые входы которого подключены к выходам счетчика, вход которого подключен к выходу (m+2)-го элемента И группы, второй вход (m+2)-ro элемента И группы соединен с единичным выходом (m+2)-го триггера группы, г — выходы блока сравнения подключены к нулевым входам г - триггеров группы, выходы еэлементов И группы соединены со вторыми входами соответствукицих а — . элементов ИЛИ группы, третьи входы которых объединены со входом второго делителя частоты и подключены к выходу (m+3)""ro элемента И группы, второй вход которого соединен с единичным выходом (m+3)-ro триггера группы, единичный вход которого объединен с единичным входом (m+2}-ãî триггера группы и подключен к tn-ому выходу блока сравнения, выход второго делителя частоты соединен с нулевым входом (в+3)-го триггера группы, выход (m+1)-ro элемента И группы является соответственно первым и вторым выходами блока управления, выходы ъ — элементов ИЛИ группы и (а+3)-го элемента И группы являются соответствующими управляющими вы« ходами блока управления.

Источ щки информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР

У 356644, кл ° 6 06 F 15/36, 1970. .-2. Авторское свидетельство СССР

Ф 60S166, an. 6 06 Г 15/34, 1976 (прототип) .