Запоминающее устройство с самоконтролем

 

Союз Советских

Социалистических

Республик

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт.. свид-ву .№ 519767 (22) Заявлено 25.07.80 (21) 2961842/18-24 с присоединением заявки №вЂ” (51) М. Кл. з

G 11 С 29/00

СССР (53) УДК 681.327 (088.8 ) Опубликовано 15.04.82. Бюллетень № 14

Дата опубликования описания 25.04.82 по делам нзобретений к открытий (72) Автор изобретения

В. В. Маслов (71) Заявитель (54) ЗАПОМИНАЮЩЕЕ УСТРОЛСТВО

С САМОКОНТРОЛЕМ

ГооУдаРственнык кометет (23) Приоритет

Изобретение относится к запоминающим устройства м.

По основному авт. св. № 519767 известно, устройство, содержащее регистры числа, подключенные к накопителю и блокам контроля и коррекции, основной и дополнительный регистры адреса, выходы которых через элементы ИЛИ соединены с адресными входами накопителя, счетчик, подключенный к дополнительному регистру адреса, преобразователи кодов, управляющие входы которых подключены к одному из блоков. контроля, информационные входы — соответственно к

ИЫХаДИМ ДанаЛНИтеЛЬНаГа РвгИСтРИ ДДРССД и июхадим аднага ю регистраи числа, и дню= ды = и ихадим рвгиетри числа и дапалйи= тельного регистра адреса 11), Недостатком этого устройства являетая низкое быстродействие при считывании информации из резервных ячеек накопителя, Цель изобретения — повышение быстродействия устройства.

Поставленная цель достигается тем, чта в запоминающее устройство с самоконтролем введены дополнительные элементы ИЛИ и дополнительный регистр числа, входы которого подключенц соответственно к инфор2 мационным выходам накопителя и выходам одного из основных регистров числа, одни из выходов соединены с входами основных элементов ИЛИ, другие выходы дополнительного регистра числа и выходы другого основного регистра числа через дополнительные элементы ИЛИ подключены к входам блока контроля.

На чертеже изображена функциональная схема предлагаемого устройства.

Устройство содержит накопитель 1, имеющий определенное число резервных ячеек с ддресными входами 2, элементы ИЛИ 3, асноннай регистр 4 адреса са входами 5, дапалнит льнцй регистр 6 идресд, счетчик

7 са счетным входам 8, регистр 9 числа, первый блок 10 контроля, регистр- 11 числа, элементы ИЛИ 12, второй блок 13 контроля, регистр 14 числа, блок 15 коррекции, дополнительный регистр 16 числа, дополнительные элементы ИЛИ 17, первый 18 и второй 19 преобразователи кодов, третий блок 20 контроля, блок 21 управления со входом 22 и выходом 23 и информационный выход 24 устройства. В качестве преобразователей 18 и 19 могут быть использованы шифраторы.

920849

Устройство работает следующим образом.

Для обращения к ячейке накопителя,! адрес ее необходимо подать на входы 5 регистра 4. При считывании число из накопителя 1 поступает на регистры 9 и 11 и далее из регистра 9 в блок !3. Блок 13 определяет наличие ошибок в считанном числе. Если сигнал ошибки на выходе блока 13 отсутствует, число из него непосредственно поступает на регистр 14, а затем на выход 24 устройства. Если сигнал ошибки имеет место, считанное число принимается на регистр

14 через блок 15. В результате на регистре

14 находится исправленное число, которое может быть затем выдано на выход 24.

Для того, чтобы при последующих обращениях к отказавшей ячейке считываемое число не содержало ошибок, необходимо обеспечить запись этого числа в резервную ячейку накопителя 1, адрес который записывается в имеющиеся исправные разряды отказавшей ячейки. Этот процесс называется разверткой адреса. При считывании содержимого отказавшей ячейки накопителя 1 из ее исправных разрядов выбирается адрес резервной ячейки, в котором записано искомое число. Этот процесс называется сверткой адреса.

После приема исправленного числа из блока 15 на регистр 14 оно записывается через регистр 16 и элементы ИЛИ.12 в резервную ячейку накопителя 1. Адрес резервнои ячейки образуется на счетчике 7 путем увеличения его содержимого на единицу по сигналу ошибки из блока 13, а затем передается на регистр 6. Во время записи исправленного числа в резервную ячейку накопителя 1, адрес основной (отказавшей) ячейки из регистра 4 в накопитель 1 не поступает.

После того, как исправленное число записано в резервную ячейку, адрес резервной ячейки должен быть развернут и записан в исправные разряды основной (отказавшей) ячейки. Для этого в накопитель 1 вновь поступает адрес основной (отказавшей) ячейки из регистра 4, а выдача адреса резервной ячейки из регистра 6 в накопитель

1 блокируется. В отказавшую ячейку из регистра 11 через элементы ИЛИ 12.записывается обратный код считанного числа и затем считывают его на регистр 9. Таким образом, на регистрах 9 и II находятся соответственно обратный и прямой коды числа, считанные из отказавшей ячейки. Блок 20 по совпадению содержимого одноименных разрядов регистров 9 и 11 определяет отказавшие разряды ячейки накопителя 1 и запоминает позиции отказавших разрядов. Преобразователь 19 запрещает запись разря-. дов резервного адреса в разряды регистра

11, которым соответствуют неисправные разряды ячейки накопителя 1, обеспечивая развертку (распределение) адреса по разрядам регистра Il.

Например, в ячейку, содержащую два отказавших разряда, записано число 1101, 5 при считывании которого на регистры 9 и 11 поступает число 0100 (подчеркнутые первый и четвертый разряды, считая справа, отказали). После записи-чтения обратного кода считанного числа на регистр 9 поступит число 0010 и блок 20 определяет какие разряды отказали,,При этом на регистре 6 находится поступивший из счетчика 7 адрес резервной ячейки, например 11, который необходимо записать в исправные разряды отказавшей ячейки. При передаче числа 11 поступает следующее число Il (точками обозначены отказавшие разряды, в которые информация не поступает, а сдвигается в исправные, например второй и третий разряды) .

Развернутый адрес из регистра 11 поступает через элементы ИЛИ 12 в соответствующую ячейку накопителя 1. Для того, чтобы в дальнейшем при считывании числа из отказавшей ячейки определить, чтб в ней находится адрес, блок IO обеспечивает маркирование этой ячейки, например путем установки в «О» специального индикаторного разряда (или группы разрядов), находящегося в «1», когда ячейка исправна и содержит искомое число.

Данная работа устройства имеет место, когда блок IO сигнализирует о том, что ячейка, к которой происходит обращение, исправна (т.е. содержит искомое число) . При . обнаружении блоком 10 ранее отказавшей. ячейки (т.е.: содержащей адрес), число из ф, регистра 9 в блок 13 не поступает, при этом преобразователь 18 осуществляет свертку адреса. Свернутый адрес поступает на регистр 16 и далее через элементы ИЛИ 17 на блок 13. Если сигнал ошибки из блока

13 отсутствует, число из него непосредственно поступает на регистр 14, а затем на вы4в ход 24 устройства.

Если сигнал ошибки имеет место, то число принимается на регистр 14 через блок

15. В результате на регистре 14 находится исправленное число. Для того, чтобы исклю4 чить обращение к неисправной резервной ячейке накопителя 1, необходимо переписать скорректированную информацию в следующую резервную ячейку, а ее адрес развернуть и записать в ранее отказавшую ячейку.

Это происходит следующим образом.

Адрес следующей резервной ячейки образуется на счетчике 7 путем увеличения его содержимого на единицу по сигналу ошибки из блока 13, а затем передается на регистр 6.

Во время записи исправленного числа в резервную ячейку накопителя 1 адрес основной (отказавшей) ячейки из регистра 4 в накопитель 1 не поступает. Исправленное число из регистра 14 поступает на регистр 16

920849

Формула изобретения

OmЯj

От Р/

КН 0m

ВНИИПИ Заказ 2366 62 Тираж 624 Подписное

Филиал ППП «Патент», г. Ужгород, ул. Проектная, 4

/ и через элементы ИЛИ 12 записывается в накопитель 1.

После того, как исправленное число записано в резервную ячейку, выдача адреса следующей резервной ячейки из регистра 6 в накопитель 1 блокируется, а в накопитель. 5

1 вновь поступает адрес основной (отказавшей) ячейки из регистра 4.

В отказавшую ячейку из регистра 11 через элементы ИЛИ 12 записывают обратный код считанного числа и считывают его на регистр 9. Таким образом, на регистрах

9 и 11 находятся соответственно обратный и прямой коды числа, считанные из отказавшей ячейки. Блок 20 по совпадению содержимого одноименных разрядов регистр ров 9 и 11 определяет отказавшие разряды is ячейки накопителя и запоминает позиции отказавших разрядов. Преобразователь 19 запрещает запись разрядов резервного адреса в разряды регистра 11, которым соответствуют неисправные разряды ячейки накопителя 1,. обеспечивая развертку адреса по разрядам регистра 11.

Технико-экономическое преимущество предлагаемого устройства заключается в том, что оно обеспечивает увеличение быстродействия вдвое (по сравнению с известным), при считывании информации из резервных ячеек накопитЕля.

Запоминающее устройство с самоконтролем по авт. св. № 519?67, отличающееся тем, что, с целью повышения быстродействия устройства, оно содержит дополнительные элементы ИЛИ и дополнительный регистр числа, входы которого подключены соответственно к информационным выходам накопителя и выходам одного из основных регистров числа, одни из выходов соединены с входами основных элементов ИЛИ, другие выходы дополнительного регистра числа и выходы другого основного регистра числа через, дополнительные элементы ИЛИ подключены к входам блока контроля.

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР № 519767, кл. G 11 С 29/00, 1974. (прототип) .

Запоминающее устройство с самоконтролем Запоминающее устройство с самоконтролем Запоминающее устройство с самоконтролем 

 

Похожие патенты:

Изобретение относится к импульсной технике и может быть использовано в устройствах вычислительной техники и системах управления

Изобретение относится к вычислительной технике, в частности, к устройствам хранения информации, и может найти приме нение в специализированных системах хранения и обработки изображений, в ассоциативных параллельных процессорах при решении информационно-логических задач, задач поиска и сортировки данных, в устройствах обработки сигналов в реальном масштабе времени

Изобретение относится к полупроводниковому запоминающему устройству, содержащему схему обнаружения и исправления множественных ошибок

Изобретение относится к способам записи в энергонезависимую память и может быть использовано в приборах, осуществляющих хранение и обновление оперативной информации в процессе своей работы

Изобретение относится к устройствам тестирования электронных элементарных схем и групповых линий соединений

Изобретение относится к средствам для программирования/стирания электрически стираемых программируемых полупроводниковых постоянных запоминающих устройств

Изобретение относится к области автоматики и вычислительной техники

Изобретение относится к электронным запоминающим устройствам (ЗУ) с электрически программируемыми ячейками
Наверх