Устройство для вычисления параметров экспоненциальных функций

ОП ИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советскик

Социалистические

Ресиубпмн ()911524 (Sl ) Дополнмтельное к авт. сеид-ву (22) Заявлено 04. 01. 80 (21) 2890619/18-24 с прмсоедмменмем заявки М (51)М. Кл.

G 06 F 7/556 9кудврстваеы11 квинтет

СССР ие делам изобретений и етнрыткй (23) Приоритет

Опублмковано 07.03.82. Бюллетень Рв9

Дата опублмкованмя опмсанмя 07.03.82 (53) УДК681.325 (088.8) "«« III

- «««

«««« ько;.: 1 (72) Авторы мзобретеммяС.И. Рудковский, П.ф. Головченко, С.K. и В.М. Гусев

«

) Киевское научно-производственное объеди

"Аналитприбор" (71) Заяемтель (54) УСТРОЙСТВО ДЛЯ ВЫЧИСЛЕНИЯ ПАРАИЕТРОВ

ЭКСПОНЕНЦИАЛЬНЫХ ФУНКЦИЙ

Предлагаемое изобретение относится к вычислительной и преобразовательной технике и может быть использовано для исследования параметров экспоненциальных функций.

Известно устройство для измерения логарифмического декремента колебаний (1 ).

Однако устройство не позволяет определить величину, характеризующую параметры цепи, влияющие на затухание сигнала, а лишь констатирует сам факт затухания и оп" ределяет его декремент. Кроме того устройство не позволяет прогнозировать значение экспоненциальной функции во времени.

Наиболее близким по технической сущности к предлагаемому является устройство, содержащее логические элементы, переключатели блок умножения, цифроаналоговый преобразователь, счетчики и блок сравнения (2).

Однако при помощи этого устрой. ство можно лишь вычислять логариф" мические и показательные функции по заданному значению основания (степени) Функции.

Цель изобретения -. расширение об" ласти применения устройства.

Поставленная цель достигается тем, что в устройство для вычисления параметров экспоненциальных функIO ций, содержащее два переключателя, умножитель, первый элемент И, логарифматор, два счетчика, первую схему сравнения и цифроаналоговый преIS. образователь, причем выход логариф матора соединен с первым вхэдом первой схемы сравнения, вход логарифматора соединен с выходом первого переключателя, выход первой схе26 мы сравнения соединен с первым входом первого счетчика, информационный выход устройства соединен с первыми входами первого и второго переключателей, введены коммутатор, 9115

24

4 схемы сравнения, выход вычитателя соединен со вторым входом пятого переключателя, выход которого соединен со вторым входом первой схемы сравнения.

На чертеже приведена структурная схема устройства.

Устройство содержит группу информационных входов 1 устройства, группу управляющих входов 2 устройства, коммутатор 3, переключатели 4-8, элемента 9 и 10 задержки, схема 11 сравнения, элемент И 12, генератор

13 импульсов, счетчик !4, цифроаналоговый преобразователь 15, элемент ИЛИ 16, таймер 17, триггер 18, блок 19 памяти, вход 20 отпорного напряжения устройства, счетчик 21, умножитель 22, делитель 23, логарифматор 24, схема 25 сравнения, вычитатель 26, информационный выход 27 устройства.

Коммутатор 3 предназначен для -подачи входных сигналов с группы входов 1 под управлением сигналов группы входов 2. Элемент задержки 9 предназначен для задержки входных сигналов по отношению к сигналам с выхода счетчика !4, схема 11 сравнения предназначена для сравнения входного сигнала с сигналов с выхода преобразователя 15. Генератор

13 импульсов и элемент И 12 предназначены для подачи тактовых сигналов на вход преобразователя 15. Элемент ИЛИ 16 предназначен для запуска таймера 17, который в свою очередь обеспечивает временную диаграмму работы блока 19 памяти. Триггер

18 предназначен для переключенияпереключателей 5 и б. Элемент 10 задержки предназначен для сброса триггера 18, вхоц 20 - для подачи опорного напряжения на вход устройства.

А = Ао Р+ - функция исследуемого сигнала Aä, А, А, А - значения исследуемого сигнала, начальное в момент t, измеренное в момент

t и вычисленное устройством в момент !".

I параметр цепи, учитывающий форму экспоненты, — время;

10 элемент ИЛИ, таймер, блок памяти, третий, четвертый и пятый переключа.тели, триггер, два элемента задержки, генератор импульсов, вычитатель, вторая схема сравнения и делитель, причем первая и вторая группы входов коммутатора RBllRQTcR соответственно группой информационных и группой управляющих входов устройства,,группа управляющих входов устройства соединена с группой входов элемен та ИЛИ, выход которого соединен с единичным входом триггера, с первым входом блока памяти и с входом таймера, выход которого соединен со вторым входом блока памяти, выход

3$ коммутатора соединен с первым входом второй схемы сравнения и -через nepv выи элемент задержки с первым входом третьего переключателя, нулевой выход триггера соединен с входом второго элемента задержки, с управляющим входом третьего переключателя и с управляющим входом четвертого переключателя, выход второго элемента задержки соединен с нулевым входом триггера, первый и второй выходы блока памяти соединены с первым и вторым вхо" дами умножителя, выход которого соединен с первым входом вычитателя, второй вход которого соединен с третьим выходом блока памяти, третий и четвертый входы блока памяти соединены соответственно с выходами делителя и с первым выходом четвер- З$ того переключателя, второй вход третьего переключателя соединен с выходом опорного напряжения устройства, выход третьего переключателя соединен с первым входом цифроана- 40 логового преобразователя, второй вход которого соединен с выходом второго счетчика и со вторым входом первого переключателя, выход генератора импульсов соединен с первым 4$ входом элемента И и со вторым входом первого счетчика, выход элемента И соединен с входом второго счетчика, второй вход элемента И соединен с выходом второй схемы сравнения, $р

It второи вход которой соединен с выхо" дом цифроаналогового преобразователя, выход первого счетчика соединея со вторым входом второго переключателя, выход которого соединен с первым входом делителя и с первым входом пятого переключателя, второй вход делителя соединен с выходом первой

Зад зад

911524 6 (для простоты объяснений А+ и Ао).

На выходе преобразователя 15 формируется значение

„,44 Ао пю

Ар

Формула изобретения

Устройство для вычисления napaS5 метров экспоненциальных функций, содержащее два переключателя, умножитель, элемент И, логарифматор,два счетчика, первую схему сравнения и время задержки, формируемые соответственно элемгчтами 9 и

10 задержки.;

Uo = const - опорный сигнал, М МАо И Ag — . максимальная

АО/А1 емкость счетчика 14 и коды цифровых эквива- 0 лентов аналоговых величин

Ad A /Аь

Устройство работает следующим образом.

t5

В работе устройства можно выделить три этапа: первый - вычисление логарифма Iog Ао начального значения Ао исследуемого сигнала А; второй - вычисление логарифма отношения 20

Iog — и параметра P Iog 6 экспоненА

Ао циальной функции, третий - вычисление

А исследуемого сигнала A.

Первый этап. Переключатели 4-8 и5 .устанавливают в положения, указанные на чертеже.

При подключении входа схемы 11 сравнения через коммутатор 3 к соот- 50 ветствующему входу I с исследуемым сигналом А., определяемом стробирующим импульсов с входа 2, происходит преобразование аналоговой величины Ао в цйфровой эквивалент

З5 с последующим вычислением его логарифма Iog А@ в логарифматоре 24 и записью значения Iog А0 в блок 19 памяти через переключатель 6 (здесь и далее для простоты объяснений аналоговые значения А и их цифровые эквиваленты N будут обозначены одним и тем же си.кволом А). Через время задержки t y на выходе тригЙО гера 18 появляется сигнал, который переводит переключатели 5 и 6 в по50 ложения, указанные пунктиром на чертеже,обозначающие подготовку ко второму этапу работы.

Второй этап. Переключатели 5 и 6 в положениях, указанных пунктиром, переключатели 4,7,8 в положениях, указанных на чертеже. На вход преобразователя 15 и вход 20 поступают соответственно сигналы А и А = цд

„М А М> ,14

Aî пропорциональное отношению вЂ, коАь

Ао торое. далее логарифмируется в логарифматоре 24. В результате этого на первый вход схемы 25 сравнения поступает значение Iog - и счетчик

А о

21 заполняется импульсами с генератора 13 до момента равенства значений кодов на первом и втором входах схемы 25 сравнения в соответствии с выражением

rog — = - tpr Iogf

А

Ао в момент равенства которого вход второго счетчика 24 заблокируется и результат деления )ЬРо Г с выхода делителя .23 переписывается в блок 19 памяти.

Третий этап. Переключатели 4,6, 7,8 переведены в положения, указанные на чертеже пунктиром. С выходов блока 19 памяти и на входы умножителя 22 и вычитателя 26 поступают соответственно значения ф и pwvg u у ь

Iog Ап, в результате чего на втором входе блока 25 сравнения значение кода равно А - Г-/Ъ 1одР Уравновешивание кодов на первом и втором входах схемы 25 сравнения осуществляют аналогичным второму этапу заполнения импульсами второго счетчика

21. В результате этого появление сигнала равенства на выходе схемы

25 сравнения фиксирует в счетчике, 21 значение А, которое и определяет на выходе 27 устройства конечный результат вычислений — p t .

А = А Р

Применене изобретения позволяет расширить ебласть применения устройства °

91 цифроаналоговый преобразователь, причем выход ло га рифма тора соеди нен с первым входом первой схемы сравнения, вход логарифматора соединен с выходом первого переключателя,выход первой схемы сравнения соединен с первым входом первого счетчика,информационный выход устройства соединен с первыми входами первого и второго переключателей, о т л ич а ю щ е е с я тем, что, с целью расширения области применения устройства,оно содержит коммутатор, элемент ИЛИ, таймер, блок памяти, .. третий, четвертый и пятый переключатели, триггер, два элемента задержки,генератор импульсов, вычитатель, вторую схему сравнения и делитель, причем первая и вторая группы входов коммутатора являются соответственно группой информационных и группой управляющих входов

t устройства, группа управляющих входов устройства соединена с группой

/ входов элемента ИЛИ, выход которого соединен с единичным входом триггера, с первым входом блока памяти и с входом таймера, выход которого соединен со вторым входом блока памяти, выход коммутатора соединен с первым входом второй схемы сравнения и через первый элемент задержки с первым входом третьего переключателя, нулевой выход триггера соединен с входом второго элемента задержки, с управляющим входом третьего переключателя и с управляющим входом четвертого переключателя, выход второго элемента задержки соединен с нулевым входом триггера, первый и второй выходы блока памяти соединены с первым и вторым входами умножи1524 теля, выход которого соединен с первым входом вычитателя, второй вход которого соединен с третьим выходом блока памяти, третий и четвертый входы блока памяти соединены соответственно с выходом делителя и с первым выходом четвертого переключателя, второй вход третьего переключателя соединен с выходом опорного напряже10 ния устройства, выход третьего переключателя соединен с первым входом цифроаналогового преобразователя, второй вход которого соединен с выходом второго счетчика и со вторым входом первого переключателя, выход генератора импульсов соединен с первым входом элемента И и со вторым входом первого счетчика, выход элемента И соединен с входом второго счетчика, второй вход. элемента И соединен с выходом второй схемы сравнения, второй вход которой соединен с выходом цифроаналогового преобразователя, выход первого счетчика соединен со вторым входом второго переключателя, выход которого соединен с первым входом делителя и с первым входом пятого переключателя, второй вход делителя соединен с выходом первой схемы сравнения, выход вычитателя соединен со вторым входом пятого переключателя, выход которого соединен со вторым входом первой схемы сравнения.

Источники информации, принятые во внимание при.экспертизе

1. Авторское свидетельство СССР

1Е 481918, кл. G 06 F 3/00, 1974.

2. Авторское свидетельство СССР 634308, кл. 6 06 F 3/00, 1976.

911524

Тираж 732 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Заказ 1129/40 филиал ППП "Патент", г. Ужгород, ул. Проектная,4

Составитель И. Кудряшев

Редактор Е. Лушникова Техред A,Äö Корректор Ю. Макаренко