Регистр

(72) Автор изобретения

В.С.Захаров (71) Заявитель (54) РЕГИСТР

Изобретение относится к импульсной технике и может быть использовано при построении .кольцевых счетчиков.

Известен регистр, содержащий элементы памяти, входы которых через логические элементы соединены с входами установки регистра gl).

Недостатком этого регистра явля10 ется относительно большая сложность и сравнительно низкое быстродействие.

Известен также регистр, содержащий блок элементов памяти, Дешифра15 тор, элемент совпадения и триггер, тактовый вход которого соединен с первым входом элемента совпадения, входом синхронизации блока элементов памяти и шиной синхронизации, 20 выходы блока элементов памяти соединечы с входами дешифратора, прямой выход которого соединен с информационным входом триггера 2 .

Недостатком этого устройства является ограниченность его функциональных возможностей.

Целью изобретения является расширение функциональных возможностей регистра, Поставленная цель достигается тем, что в регистре, содержащем блок элементов памяти, дешифратор, элемент совпадения и триггер, тактовый вход которого соединен с первым входом элемента соВпадения, входом синхронизации блока элементов памяти и шиной синхронизации, выходы блока элементов памяти соединены с входами дешифратора, прямой выход которого соединен с информационным входом триггера, второй вход и выход элемента совпадения соединены соответственно с инверсным выходом дешифратора и входом установки триггера, выход которого соединен с входом установки блока элементов памяти.

8 4 установку блока элементов памяти во время пауз между синхросигналами, что позволяет исключить потери синхросигналов.

Данное устройство обеспечивает расширение возможностей его эксплуатации с элементами, срабатывающими по различным входным сигналам.

Формула изобретения

Составитель О.Скворцов

Техред M. Надь Корректор Н.Стец

Редактор Л.Лукач

Заказ 12205/75 Тираж 953 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Фипиал ППП "Патент", г. Ужгород, ул. Проектная, 4

3 90045

На чертеже показана структурная схема регистра.

Регистр содержит блок 1 элементов памяти, дешифратор 2, элемент 3 совпадения и триггер 4, тактовый вход которого соединен с первым входом элемента 3 совпадения, входом синхронизации блока 1 элементов памяти и шиной 5 синхронизации, выходы блока 1 элементов памяти соеди- 10 иены с входами дешифратора 2, прямой выход которого соединен с информационным входом триггера 4, второй вход и выход, элемента 3 совпадения соединены соответственно с инверсным 1у выходом дешифратора 2 и входом установки триггера 4, выход которого соединен с входом установки блока элементов памяти.

Регистр работает следующим обра- gg

9ОМ е

Сигнал разрешения проведения установки с выхода дешифратора 2, формируемый по заднему фронту синхросигнала, запрещает прохождение синхро- И сигнала через элемент 3 совпадения на вход установки триггера 4 и saдерживается последним на один период импульсов опорной частоты, подаваемых на шину ". По окончании сигнала раз- 36 решения с выхода дешифратора 2 на уход элемента 3 совпадения вновь подаются сигналы установки триггера 4.

Первым сигналом осуществляется установка триггера 4 в нулевое состояние и тем самым укорачивается импульс, подаваемый с триггера 4 на блок 1 элементов памяти, который производит

Регистр, содержащий блок элементов памяти, дешифратор, элемент совпадения и триггер, тактовый вход которого соедичен с первым входом элемента совпадения, входом синхронизации блока элементов памяти и шиной синхронизации выходы блока элементов памяти соединены с входами дешифратора, прямой выход которого соединен с информационным входом триггера, о т л и ч а юшийся тем, что, с целью расширения функциональных, возможностей, второй вход и выход элемента совпадения соединены соответственно с инверсным выходом дешифратора и входом установки триггера, выход которого соединен с входом установки блока элементов памяти.

Источники информации, принятые во внимание при экспертизе

1. Персивал Грей ° Функциональные логические интегральные схемы.

Электроника, !972, М 6.

2. Morris R.L . and Miller I.R.

Des gning with TTl.1ntegrated circuity.

Texas 1ns truments I neo rpora ted, 1974.