Устройство для обнаружения и исправления ошибок в системе остаточных классов

Союз Советски к

Социалнстическик

Республик

ОП ИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (il)888124 (61) Дополнительное к авт. свид-ву (22) Заявлено 05.03.80 (21) 2892052/18-24 с присоединением заявки М (23) П риорнтет

Опубликовано 07.12.81. Бюллетень М45 (51)М. Кл.

G 06 F Ij/08

11таударстееиимй комитет

СССР

Ilo делам изооретеиий и открытий (5Ç) УДК 681.325. .77(088.8) Дата опубликования описания 07.12.81 (72) Автор изобретения

В .А. Краснобаев (71) Заявитель (54) УСТРОЙСТВО ДЛЯ ОБНАРЛКЕНИЯ И ИСПРАВЛЕНИЯ

ОШИБОК В СИСТЕМЕ ОСТАТОЧНЫХ КЛАССОВ

Изобретение относится к области вычислительной техники и может быть использовано в вычислительных машинах и системах, работающих в непозиционной системе счисления остаточных классов (СОК).

Известно устройство для обнаружения и исправления ошибок в СОК, содержащее подключенные к входным шинам операционный и запоминающий регистры с И выходами, дешифраторы, блоки памяти констант нулевизации и ошибок, сумматор, переключатели, вентили и ключи 11 ).

Недостатком устройства является низкое быстродействие.

Наиболее близким к изобретению техническим решением является устройство для обчаружения и исправления ошибок в СОК, содержащее подключенные ко входу устройства операционный и запоминающий регистры с т выходами, дешифраторы, блоки . памяти кон таит нулевизации и ошиб ок, сумматор; пер еключатели, вентили и ключи. Причем 1 -й и (т1-т+

+1) -й выходы операционного регистра подключены ко входам соответствующих дешифраторов, выходы которых

5 через последовательно включенные переключатели соединены со входными шинами блока памяти констант нулевизации. Выходы операционного регистра через дешифратор и подключенные к последнему переключателю вентили подсоединены к блоку памяти констант ошибок. Выходы операционного регистра и блока памяти констант нулевизации и констант ошибок непосредственно, а выходы запоминающего регистра через присоединенныЕ к последнему переключателю входные вентили подключены ко входам сумматора, выходы которого через вентили запрета соединены со входами операционного регистра и через выходные ключи подключены к выходным шинам устройства (2).

8881

Недостатком устройства является низкое быстродействие, так как выполнение операций сложения и выборки очередной константы нулевизации разнесены во времени.

Цель изобретения — повышение быстродействия.

Поставленная цель достигается тем, что в устройстве, содержащем подключенные ко входу устройства первыми входами операционный и запоми— нающий регистры с И+! выходами, группу из И+1 дешифраторов, блоки памяти констант нулевизации и ошибок, сумматор, первую, вторую и третью группы элементов И, группу выходных ключей, подключенных выходами к выходным нинам устройства и группу из 1 1 переключателей, выходы первого и И-го разрядов операционного регистра подключены ко входам первого дешифратора группы,выход (И+1) — го разряда операционного регистра. подключен ко входу (11+

+1) -го дешифратора группы, выходы которого подключены к первым входам элементов и первой группы, выходами подключенных к адресным входам блока памяти констант ошибок, выход которого соединен с первым входом сумматора . Причем информационные входы переключателей группы соединены с выходами соответству ющих первых К дешифраторов группы, а первые выходы — с адресными входами блока памяти констант нулевизации, выход которого соединен.со вторым входом сумматора. Выходы запоминающего регистра подключены к первым входам элементов И второй группы, первые входы которых соединены со вторыми входами элементов И первой группы и с первыми входами элементов И третьей группы, вторые входы которых подключены к группе первых выходов сумматора, а выходы— ко вторым входам операционного регистра, вторая группа выходов сумматора соединена с первыми входами выходных ключей группы, вторые входы которых подключены к выходам элементов И второй группы и к третьей группе входов сумматора. Выходы операционного регистра подключены к группе четвертых входов сумматора, вторая группа выходов 1 -ro (1 =1,2,...,(и Д)-1, при д четном;, И =1,2,...,(11 ф -1, при р нечетном) переключателя грчппы соепинена с

2ч второй группой информационных входов (+

1 +1)-ro переключателя группы, вторая группа выходов q — ro переключателя группы соединена со второй группой информационных входов (1+1 -1 )-го переключателя группы. Вторая группа выходов И(2 † (при 11 в четном) или И-1) Е(при И вЂ” нечетном) переключателя группы подключена ко вторым входам элементов И первой группы, Входы j --го дешифратора (1 =2,3,...,1 ) подключена к 1 -му и (1 +1)-му выхо— дам операционного регистра. Выходы элементов И третьей группы подключены к пятой группе входов сумматора.

Известен способ обнаружения и исправления ошибок в COK.

Пусть дано число А=(О1„, 0I,..., Qqqq) в СОК. Где Pg = Pq g соответственно информационные и контрольные основания. Производим нулевизацию числа А одновременно по двум информационным основаниям Р- и Р

1 б-j+4

Под нулевизацией понимается такой способ преобразования числа А, заданного в СОК, при котором на каждом этапе преобразования число нулевых цифр в представлении числа увеличивается (в данном случае на две цифры), и при этом преобразуемое число не выходит за границу числового интервала 0 - . P — 1, где Р=

=Р,1,Р ... Р ). В конце нулевизации получим число А = (0,...,0, - + )

Если ; =0, то считаем, что ошибки нет Лсли Д1+„ фО, то ошибка существует и, обращаясь по значению в блок памяти констант ошибок, выбираем соответствующую константу.

Эта константа подается на сумматор и вычитается из занесенного туда ранее исходного числа Д, На выходе сумматора получим исправленное число.

ПустьТ вЂ” время выборки константы нулевизации из накопителя, а

Top, — время сложения (вычитания) чисел сумматором. Тогда общее время, необходимое для нулевизации числа, равно:

Привлекая форсированный режим работы накопителя констант (Т @1 -Т „), получим Т общ TCA

Известный вариант выполнения операции не оптимален с точки зрения быстродействия, поскольку выполнение

888124 сложения и выборка очередной константы нулевизации разнесены во времени .

В изобретении в некоторых временных тактах совмещаются операции суммирования и выборки очередной константы нулевизации, а также выборка очередной константы и подготовка значений цифр, по которым в следующем этапе нулевизации будет производиться 1 выборка очередной константы. Пока производится выборка константы нулевизации для числа

30

40

Процесс нулевизации происходит до тех пор, пока во всех остатках по информационным основаниям Р1, P,..., P не окажутся нули. При этом, с у ° с сс все переключатели группы 5 окажутся открытыми, и сигнал со второго выхода среднего оставшегося переключателя группы 5 (при четном 11) или со второго выхода любого из двух оставS0

$5 (0,O,...,0 g1,Д„„,...,О,„1Р„, „-„„, О,, о, ри.4) по значениям цифр Q „. и 0„ „- „ могут

И- + с быть подготовлены значения цифр Ос„.+1

HÎI11, по которым в следующем этапе нулевизации будет нроизводиться выборка очередной константы. Действительно, те значения AQ .с,1, b,С1с1 1, которые будут вычтены соответственно из С1„+,с и OlI1 „ определяются только зиачениями 01„- и G 1.+1. Таким образом, в процессе выборки константы по значениям ц„ и С1„ „- 1из накопителя могут быть выбраны значения

О1.+1 и CIM j . В этом случае необхо1. димо ввести в устройство — прототип (и-1) коммутатор-дешифратор (таблицы) в которых по значениям 6 и O 1+.1 выбирается значение 01

1+1

Для приведенного выше вида числа пРи опРеделении цифР с1 „с, и необходимо иметь два коммутатора (таблицы) размером Р„. Р„+, и Р с1 1 1 С1-1 соответственно.

В случае такой нулевизации нет необходимости иметь в накопителе констант нулевизации цифры по основаниям Р„.+,1 и Р 1

Общее время нулевиэации числа в изобретении определится как сс

1ооц О 75

На чертеже представлена структурная схема устройства.

Оно содержит входные шины 1 устройства, операционный регистр 2, запоминающий регистр 3, группа дешифраторов 4, группу переключателей

5, блок памяти констант нулевизации

6, блок памяти констант ошибок 7, первую, вторую и третью группы элементов И 8, 9, 10; группу выходных ключей 11 -и сумматор 12.

Устройство работает следующим образом.

В начальном состоянии первый переключатель группы 5 открыт, а остальI ные переключатели группы закрыты.

Закрыты также элементы И групп 8, 9 и ключи группы 11. В регистры 2 и

3 по входным шинам 1 занесено исходное число Ь = (01, gg,..., OI1 q ).

В первом такте из регистра 2 считывается значение числа А и поступает на четвертый вход сумматора 12.

По значениям ОАи С(через первый дешифратор группы 4, определяющий адрес константы нулевизации, и откры.. тый первый переключатель группы 5 из блока памяти констант нулевизации

6 выбирается константа нулевизации.

Одновременно во втором и (1q †2 )-м дешифраторах группы 4 соответственно по значениям Ot1 g u g g „îï1 2. Иr ределяются значения цифр, соответственно 0l и О с1,с, по которым на следующем этапе нулевизации выбирается следующая константа. о

В следующем такте выбранная константа вычитается из содержимого сумматора 12 (т.е. из исходного чис.ла А). Одновременно производится обращение в блок 6 за константой нулевизации по значениям С1 и С1„,с, 1

Второй и (И-1)-й переключатели груйпы 5 открыты второй выходной шиной переключателя группы 5.

В следующем также содержимое сумматора 12 (результат операции) через элементы И третьей группы 10 поступает на регистр 2, и по шине перезаписи одновременно с константой нулевизации из блока 6 поступает по пятому входу вновь на сумматор 1 2, где производится очередное сложение (операция нулевизации). Одновременно в третьем и (11-2)-M дешифраторах группы 4 определяются знас с чения цифр соответственно Q y и OI1 ссТретий-и (11-2)-й переключатели груп-. пы 5 открыты второй выходной шиной переключателя группы 5.

88812

Формула изобретения

Устройство для обнаружения и исправления ошибок в системе остаточных классон, содержащее подключенные к его входу первыми группами входов операционный и запоминающий регист ры с 17 +1 выходами, группу из И+1 дешифраторов, блок памяти констант нулевизации, блок памяти констант ошибок, сумматор, первую, вторую и ретью группы элементов И, группу выходных ключей, подключенных выходами к выходным шинам устройства и группу из И переключателей, причем выходы первого и p-ro разрядов операционного регистра подключены к входам первого дешифратора группы, выход (И+1)-го разряда операционного регистра подключен к входу (И +

+1)-ro дешнфратора группы, выходы которого подключены к первым входам элементов И первой группы, выходами подключенных к адресным входам блоKB H KOFIC T

45

7 шихся средних переключателей (при нечетном N ), открывает элементы И групп 8 и 9 и закрывает элементы И группы 10. Далее содержимое регистра 3 через элементы И группы 9 за5 носится в сумматор 12, Одновременно сигналом с выхода элементов И группы

9 открываются ключи группы 11. Если на выходе последнего дешифратора группы 4 появится ненулевой сигнал то он через элементы И группы 8 поступает на блок памяти констант ошибок 7, где выбирается соответствующая константа. Эта константа подается на сумматор 12 и вычитается из занесенного туда ранее из регистра

3 числа А, Исправленное число через клячи группы 11 поступает на выход

13 устройства. Если нет ошибки(Д„, =

=О), то число из сумматора 12 через клячи группы ll поступает на выход 13.

Таким образом, быстродействие предлагаемого устройства существенно повышено. выходами соответствующих первых И дешифраторов группы, а первые выходы — с адресными входами блока памяти констант нулевизации, выход которого соединен со вторым входом сумматора, выходы запоминающего регистра подключены к первым входам элементов И второй группы, первые входы которых соединены со вторыми входами элементов И первой группы и с первыми входами элементов И третьей группы, вторые входы которых подключены к первой группе выходов сумматора, а выходы — ко второй группе входов операционного регистра, вторая группа выходов сумматора соединена с первыми входами выходных ключей, вторые входы которых подключены к выходам элементов И второй группы и к третьей группе входов сумматора, выходы операционного регистра подключены к четвертой группе входов сумматора, вторая группа выходов 7 -го (1 = 1,2,. И)2 -1 при vl четном, .1 =1,2,...,(и/ 2)-1 при р нечетном) переключателя группы соединена с второй группой информационных входов (1+1 ) — ro переключателя группы, о т— л и ч а ю щ е е с я тем, что, с целью повышения быстродействия вторая группа выходов 1 -го переключателя группы соединена с второй группой информационных входов (11+1- )-ro переключателя группы, вторая груп-! па выходов(И Я) -го (при Vl четном) или(И-112)-го (при И нечетном ) переключателя группы подключена к вторым входам элементов И первой группы, входы 7 -го дешифратора (1 =1,2,..., P)подключены к 7 и (1 +l ) — му выходам операционного регистра, выходы элементов И третьей группы подключены к пятой группе входов сумматора.

Источники информации, принятые во внимание при экспертизе

1. Анушский И.Я., Одицкий Д.И.

Машинная арифметика в остаточных классах. M. "Советское радио", 1968, с. 351-358.

2. Авторское свидетельство СССР № 369567, кл. G 06 F 11/04, 1973 (прототип).