Дифференциальный усилительный каскад
О Л И С А Н И Е < >886202
ИЗОБРЕТЕН ИЯ
К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ
Союз Советских
Социалистически» т еспубпик (61) Дополнительное к авт. свид-ву— (22) Заявлено !8,05.?8 (21) 26!8859/18-09 (51) М. Кл.а
H 03 F 3(45 с присоединением заявки №вЂ” .(23) Приоритет—
Гвсударствевлмй комитет
СССР (53) УДК 621.375..1(088.8) Опубликовано 30.1!.81. Бюллетень №44
fl0 делам лэвбретенкй и вткрмтий
Дата опубликования описания 05.12.81 (72) Автор изобретения
М. Я. Шор (7! ) Заявитель (54) ДИФФЕРЕНЦИАЛЬНЫЙ УСИЛИТЕЛЬНЫЙ КАСКАД!
Изобретение относится к электротехнике, в частности к усилительным схемам с дифференциальным входом.
Известен дифференциальный усилительный каскад на четырех биполярных транзисторах, включенных по схеме Дарлингтона, с дополнительными источниками тока в цепях эмиттеров входных транзисторов (l j.
Недостатки устройства заключаются в ограничении максимальной величины выходного тока значением, равным сумме токов основного и дополнительных источников, и .повышенной величине напряжения смещения нуля.
Наиболее близким к предлагаемому по, технической сущности и достигаемому результату является дифференциальный усилительный каскад на двух биполярных транзисторах, соединенных эмиттерами, подключенными к источнику тока (2).
Недостаток такого каскада заключается в ограничении максимального выходного тока величиной, заданной источником тока.
Цель изобретения — увеличение максимальной величины выходного тока.
Поставленная цель достигается тем, что в дифференциальный усилительный каскад, 2 содержащий биполярные транзисторы, эмиттеры которых присоединены к источнику тока дополнительно введены полевые транзисторы, каналы которых включены параллельно источнику тока, а затворы соединены с базами соответствующих биполярных транзисторов.
На чертеже представлена принципиальная электрическая схема предлагаемого устройства.
В дифференциальном усилительном каскаде биполярные транзисторы 1 и 2 эмиттерами подсоединены к источнику 3 тока, дополнительно введенные полевые транзисторы 4 и 5 каналами включены параллельно указанному источнику тока, а затворы их соединены с базами соответствующих биполярных транзисторов 1 и 2.
Пороговое напряжение транзисторов 4 и 5 выбрано меньшим напряжения эмиттер-. базовых переходов транзисторов 1 и 2 при отсутствии дифференциального сигнала.
Устройство работает следующим образом.
Входной дифференциальный сигнал увеличивает напряжение U эмиттер-базового перехода одного из биполярных транзисФормула изобретения
Дифференциальный усилительный каскадт содержащий биполярные транзисторы, эмиттеры которых присоединены к источнику тока, отличающимися тем, что, с целью увеличения максимальной величины выходного тока, в него дополнительно введены полевые транзисторы, каналы которых включены параллельно источнику тока, а затворы соединены с базами соответствующих биполярных транзисторов.
Источники информации принятые во внимание при экспертизе
1. Аналоговые интегральные схемы. Под ред. Д. Коннели. М., «Мир», 1977, с. 75 (фиг. 3.7) и 105 (фиг. 3.26).
2. То же, с. 72, фиг. 3.5 (прототип).
886202 торов, например 1, и уменьшает напряжение
U эмиттер-базового перехода другого трайэнстора 2. Когда напряжение 13з6 становится меньше порогового, соответствующий полевой транзистор 5 начинает отпираться н увеличивает суммарный ток эмиттеров транзисторов 1 н 2, а следовательно, и .максимальный выходной ток, Максимальное увеличение тока определяется теперь поперечным сечением канала полевого транзистора и может превышать ток источника
3 в несколько сот раз.
Данная схема не требует напряжения смещения нуля.
Предлагаемый усилительный каскад может найти применение в быстродействующих дифференциальных н операционных, усилителях с малым потреблением тока в режиме покоя.
Составитель И. Горелова
Редактор T. МермелштаАн Техред А. БоАкас Корректор А. Дзятко
Заказ 10557/75 Тираж 99! Подписное
ВНИИПИ Государственного комитета СССР по дела м изооретениА í открмтнА
1 l 3035, Москва, Ж вЂ” 35, Раушская наб;, д. 4/5
Филиал ППП «Патент», г. Ужгород, ул. Проектная, 4

