Ассоциативная запоминающая матрица

Союз -Советских

Социалистических

Республик к мтовскомю свидетельств (61) Дополнительное к авт. санд-ву (22) Заявлено 29. 11.7 9(21) 2845120/18-24 (51)М. Кл.

Я 11 С 15/00 с присоединением заявки М

3Ьсударстеенный квинтет

СССР (23 ) П р иоритет (5З) УДК 681.

327 (О88. 8) но делен нзебретеннй н открытнй

Опубликовано Э0.11.81 Бюллетень М 44

Дата опубликования описания 04.12 81 (72) Авторы изобретения

А. П. Хлюнев и А.A. Кузнецов (71) Заявитель (54) АССОЦИАТИВНАЯ ЗАПОМИНАЮКАЯ MATPHUA

Изобретение относится к запоминаю шим устройствам и может быть использовано в качестве ассоциативного поля в ассоциативных процессорах.

Известно ассоциативная запоминающая матрица, содержащая элементы пам ти, каждый из которых выполнен из триггера, подключенного к элементам сравнения, выходы которых соединены соответственно с шинами результата onроса, шины разрешения записи по строке и по столбцу, информационные шины опроса (1) .

Недостатком этой матрицы являются

I большие аппаратурные затраты.

Наиболее близкой к предлагаемой по технической сущности является ассоциативная запоминающая матрица, содержащая элементы памяти, каждый из

:которых выполнен из триггера, подключенного к элементам сравнения, выходы которых соединены соответственно с шинами результата опроса, шины разрешения записи по строке и по столбцу, информационные шины опроса, трехвходовые элементы И-НЕ, первые входы которых .соединены соответственно с информационными шинами опроса, вторые—

Ю с шинами разрешения записи по столбцу, третьи — с шинами разрешения записи по строке, а выходы элементов И-НЕ подключены к входам соответствующего триггера(2).

16

Наличие двух шин опроса на каждый столбец усложняет матрицу, снижает уровень интеграции (количество ячеек памяти в корпусе) и надежность матрицы.

Цель изобретения — упрощение устройства.

1$

Поставленная цель достигается тем, что в ассоциативную запоминающую матрицу, содержащую элементы памяти, каждый из которых выполнен иэ триггера и элементов И-НЕ, причем входы и выход триггера подключены соответственно к выходам первого и второго элементов

И-НЕ и первому входу третьего элемента

И-НЕ, первые входы первого и второго

886051 и 54 хоI

55 элементов И-НЕ и выход третьего элемента И-НЕ, принадлежащих одной строке матрицы, подключены к соответствующим шине разрешения записи цо строке и шине результата, вторые входы первого и второго элементов И-НЕ, принадлежащих одному столбцу матрицы, подключены к соответствующей шине разрешения записи по столбцу, введены элементы НЕ по числу элементов памяти, причем вход элемента HE подключен к третьему входу одноименного первого элемента И-НЕ и второму входу одноименного третьего элемента И НЕ, а вымол — к третьему входу одноимен, ного второго элемента И-НЕ, входы элементов НЕ; принадлежащих одному столбцу матрицы, соединены с соответствующей шиной опроса матрицы.

На фиг. 1 изображена структурная схема ассоциативной запоминающей матрицы; на фиг.2 — структурная схема элемента памяти.

Матрица (фиг.l) содержит элементы

1 памяти, каждый из которых включает в. себя (фиг.2) триггер 2, первый 3, второй 4 и третий 5 элементы И-НЕ и элемент HE 6.

Входы и выход триггера 2 подключены соответственно к вь1ходам элементов И-НЕ 3 и 4 и первому входу элемента И-НЕ 5.

Матрица содержит также (фиг. 1 ) шины 7 .опроса, шины 8 разрешения записи по столбцу, шины 9 разрешения записи по строке и шины 10 результата.

Первые входы элементов И-HE 3 и 4 и выход элемента И-НЕ 5, принадлежащих одной строке матрицы, подключены к соответствующим шинам 9 и 10.Âòîðûå входы элементов И-НЕ 3 и 4,. принадлежащих одному столбцу матрицы, подключены к соответствующей шине 8. Вход элемента

HE 6 подключен к третьему входу одноименного элемента И-НЕ 3 и второму входу одноименного элемента И-НЕ 5; а выход — к третьему входу одноимен-ного элемента И-НЕ 4. Входы элемента

НЕ 6, принадлежащих одному столбцу матрицы, соединены с соответствующе шиной 7. Шины 7 и 8 соединены с в дным блоком 11, а шины 9 и 10 - с блоком 12 управления.

Устройство работает следующим образом.

Входной блок 11, в соответствии с микрокомандой, формирует коды опроса и разрешения записи и подает их на соответствующие шины, обрабатываемые данчой микрокомандой.

Блок 12 управления в зависимости от выполняемой операции осуществляет

5 -необходимые перекоммутации входных и выходных шин блока 12 и шин 9 и

10.

Все операции в матрице осуществляются через поразрядный опрос. При

®4 опросе состояния элементов памяти на соответствующих шинах 7 опроса возникает сигнал единичного уровня. Результат совпадения выдается на шину

lO. Изменение содержимого триггера

15 2 происходит, если элемент памяти выбран разрешением записи по строке к столбцу, при этом опрокидывание триггера 2 обеспечивается состоянием шины 7.

В матрице выполняются следующие

- микрокоманды: опрос-запись по строке, опрос-запись по разрядам и опрос-считывание. Опрос-запись по строкам используется при обработке и вводе массивов последовательно по словам, При ее выполнении кеды опроса-записи и разрешение записи для требуемых разрядов формируются во входном блоке ll в соответствии с микрокомандой, блок

54 12 управления передает результат совпадения (шина 10) на шины 9 разрешения записи по строке.

Опрос-запись по разрядам производится в свободные разряды опросом их по нулю, входное слово передается блоком 12 на шины 9 разрешения записи по строке.

Считывание производится опросом считываемого разряда по единице, счи щ тываемое слово передается с шин 10 результатов на входные шины блока 12.

Предлагаемое изобретение позволяет уменьшить количество шин в матрице на

20% по сравнению с известной.

Формула изобретения

Ассоциативная запоминающая матрица, содержащая элементы памяти, каждый из которых выполнен из триггера и элементов И-НЕ, причем входы и выход„.триг -. гера подключены соответственно к выходам первого и второго элементов И-HE u первому входу третьего элемента И-НЕ, первые входы первого и второго элементов И-HE и вход третьего элемента

И-НЕ, принадлежащий одной строке матрицы, подключены к соответствующим шине разрешения записи по строке и

5 886051 4 шине результата, вторые входы первого именного sroporo элемента И-HE входы и второго элементов И-НЕ, принадлежа- элементов HE,принадлежащих одному щих одному столбцу матрицы, подключены столбцу матрицы, соединены соответст- . к соответствующей шине разрешения за- вующей шиной опроса матрицы. писи по столбцу, отличающаяся S тем, что, с целью упрощения матрицы, Источники информации, она содержит элементы HE по числу элементов памяти, причем вход элемента 1. Авторское свидетельство СССР

НЕ подключен к третьему sxoay однои- № 330490, кл. g ll С 11/40, 197О менного первого элемента И-НЕ и второму >4 2. Авторское свидетельство СССР входу одноименного третьего элемента! № 615543, кл. G j11 С 29/00, 1976

И-НЕ, а выход — к третьему входу одно= (прототип).

886051

Составитель В. Рудаков

Техред Е.Харитончик Корректор У. Пономаренко

Редактор Ю. Ковач

Ю I

Заказ 10566/80 Тираж 648 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП "Патент, r.Óæãîðîä, ул. Проектная, 4