Устройство для моделирования пейсмекерного нейрона

ОП ИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Соввтсник

Социапистичеснин

Республик

<»i881783 (6l ) Дополнительное к авт. свнд-ву(22) За ел 18. О1. 80 (21) 2873913/18-24 (53}М. Кл.

6 Об 6 7/60 с прнсоеднненнем заявки М3Ьеударстеенный комитет

СССР ао делам нзооретеннй н открытий (23) Приоритет

Опубликовано 15 ° 11.81, Бюллетень яе 42 (53) УД 681.333 (088.8) Дата опублнковання описания 15.11.81

В. Л. Кузьменко!

Львовский государственный медицинский институт ) (72) Автор нзобретення (71 ) Зая вн тел ь (54) УСТРОЙСТВО ДЛЯ МОДЕЛИРОВАНИЯ ПЕЙСИЕКЕРНОГО

НЕЙРОНА

Изобретение относится к аналоговому моделированию и предназначено для использования в самоорганизующихся и самообучающихся системах, а также для кодирования информацйи в системах раэпознавания образов.

Известно устройство для моделирования нейронной сети пространственного распознавания образов, содержащее параллельно соединенные блоки распоэто навания, каждый иэ которых состоит из трех групп нейронных элементов. В устройстве каждый блок распознавания определяет направление движения обрат% за и информация об образе поступает на параллельные выходы устройства. На данном устройстве можно моделировать распознавание любого типа движения образа и при этом входная индивидуальность сигналов, характеризующаяся ne" ремещением образа, сопровождается. образованием на выходах устройсТва. выходного разнообразия, которое ваагда соответствует по своей индивидуальности входному разнообразию Г1 .

Недостатком известного устройства является отсутствие собственных механизмов ритмообразования и дискрети" зации последовательностей на выходах.

Наиболее близким к предлагаемому является устройство для моделирования нейрона, содержащее преобразователи частоты в напряжение, сумматор, блок сравнения, преобразователь напряжения в частоту и блок формирования выходных импульсов 2 .

Однако устройство не позволяет моделировать ритмоводящие механизмы центральной нервной системы.

Цель изобретения - расширение функциональных возможностей эа счет учета ритмоводящих механизмов центральной нервной системы.

Поставленная цель достигается тем, что в устройство, содержащее, первый и второй преобразователи частоты в напряжение, выходы которых соединены соответственно с первым и вторым входом ", ервого сумматора, первый блок сравнения, выход которого через пре" образователь напряжения в частоту соединен с входом блока формирования выходных импульсов, дополнительно введены первый и второй управляемые интеграторы, источник напряжения, элемент задержки, второй сумматор, второй блок сравнения, ключ и преобразователи частоты в напряжение, причем выход источника напряжения подключен к первым входам первого и второго управляемых интеграторов, первому входу второго сумматора и третьему входу первого сумматора, выходы третьего и четвертого преобразователей частоты в напряжение соединены соответственно с вторым и третьим входами второго сумматора, выход которого подключен к первому входу второго блока сравнения, выход которого соединен со вторым входом первого управляемого интегра- тора, выход которого через элемент за" держки подключен ко второму входу вто. рого управляемого интегратора, выход которого соединен со вторым входом второго блока сравнения, выходы пятого и шестого преобразователей частоты в напряжение соединены соответственно с третьим и четвертым входами второго управляемого интегратора, выходы седь мого и восьмого преобразователей час" тоты в напряжение подключены соответственно к третьему и четвертому входам первого управляемого интегратора,выход которого соединен с первым входом первого блока сравнения, выход которого подключен к управляющему входу ключа и пятому входу первого управля" емого интегратора, выход первого сумматора соединен с информационным входом ключа,. выход которого подключен ко второму входу первого блока срав- нения.

Кроме того, первый управляемый интегратор содержит три масштабирующих резистора, разделительный конден" сатор, четыре ключа, два операционных усилителя, в цепь обратной связи каж" дого из которых включен интегрирующий конденсатор, причем первые выходы первого, второго и третьего масштабирующих резисторов являются соответственноо пер вым, третьим и четвертым входами первого управляемого интегратора, вторые выходы первого, второго и третьего масштабирующих резисторов соединены с информационным входом первого ключа ) выход которого подключен . к входу первого операционного усилителя, выход которого соединен с информационным входом второго ключа, выход которого через разделительный конденсатор подключен к входу второго операционного усилителя, выход которого является выходом первого управляемого интегратора, третий и четвертый клю1о чи включены в обратную связь соответственно первого и второго операционного усилителя, управляющие входы пер вого, третьего и четвертого ключей объединены и являются вторым входом первого управляемого интегратора, управляющий вход второго ключа является пятым входом первого управляемого ключа; второй управляемый интегратор содержит три масштабирующих резистора, операционный усилитель, ключ и инвертор, причем первые выходы первого, второго и третьего масштабирующих резисторов являются соответственно первым, третьим и четвертым входами второго управляемого интегратора,вторые выходы первого, второго и третьего масштабирующих резисторов объеди, нены и через операционный усилитель соединены с входом инвертора, выход которого является выходом второго управляемого интегратора, ключ включен в обратную связь интегратора, упраьляющий вход ключа является вторым входом второго управляемого инте35 гратора.

На фиг. 1 представлена схема предлагаемого устройства; на фиг. 2 — схема первого интегратора; на фиг. 3— схема второго интегратора, 40

Устройство содержит сумматоры 1 и

2,перый интегратор 3, второй интегратор 4, источник 5 напряжения, блоки сравнения б и 7, преобразователи 8-15 частоты в напряжение, преобразователь

16 напряжения в частоту, блок форми45 рования выходных импульсов 17„ ключ

18 и элемент задержки 19. Первый интегратор содержит масштабирующие резисторы 2О, ключи 21-24, операционwe усилители 25 и 26, конденсаторы

27-29. Второй интегратор содержит мас" штабирующие резисторы 30, ключ 31, операционный усилитель 32, инвертор

33, интегрирующий конденсатор 34.

Устройство работает следующим образом.

По своей функциональной сущности устройство представляет собой модель пейсмекерного нейрона, т.е. нейрона, По своим видам пейсмекерные нейроны составляют класс ритмоводящих нейронов, в том числе истинных пейсмекерных нейронов, активность которых обусловлена только .эндогенным механизмом генерации пейсмекерных потенциалов, .и пейсмекерно-синаптических нейронов, 20 в которых спайковая активность на выходе обусловлена как эндогенными механизмами генерации пейсмекерных потенциалов, так и экзогенными синаптическими воздействиями. 25

Предлагаемое устройство может работать как в режиме истинного пейсмекерного нейрона, так и в .режиме пейсмекерно-синаптического нейрона. В режиме истинно пейсмекерного нейрона, т.е. З0 в режиме образования фоновой импульсной последовательности, устройство работает следующим образом. обладающего ритмоводящим механизмом эндогенного происхождения. Этот механизм является в достаточной мере универсальным и встречается в нейронах живых организмов, расположенных на различных уровнях эволюции, Деятельность пейсмекерного нейрона не ограничивается только участием в формировании ритмической спайковой активности клетки, но также участвует в организации пластических свойств центральной нервной системы в целом.

С выходэ источника 5 постоянного напряжения последнее поступает на 35 первые входы первого и второго управляемого интегратора и первые входы сумматоров 1 и 2. С выхода первого сумматора 1 напряжение поступает через ключ 18, нормальное положение кото- 40 рого открытое, на второй вход блока сравнения 6, определяя соответствую- щее пороговое напряжение. С выхода второго сумматора 2 напряжение поступает на второй вход второго блока 45 сравнения 7 с заданием соответствующего порога, В режиме образования фоновой импульсной последовательности сигналы

50 на входы преобразователей 8-13 часi тоты в напряжение не поступают иль, они могут поступать с неизменным соотношением частот, если фоновая последовательность в тех или иных целях

55 модифицируется, например, при кодировании топографии устройства в сети.

В первом интеграторе 3 при поступлении на его первый вход напряжения

1 с выхода источника 5 напряжение интегрируется по времени

Ъ

О - -a,J О„Ье, о где U - напряжение на входе ин1 тегратора; а = 1/R С - постоянная;

1 11

U .- напряжение на выходе one2.рационного усилителя 25.

В момент, когда напряжение на выходе интегратора 3 достигает порогового, на втором входе блока сравнения

6 напряжение с выхода блока сравнения размыкает ключ 23 и на выходе операционного усилителя 26 сохраняется напряжение, равное напряжению на выходе интегратора 3 в момент размыкания ключа 23.

Одновременно с этим размыкается .ключ 18 и напряжение с выхода сумма! тора 1 не поступает на вход блока сравнения б и не оказывает влияния все то время, пока на выходе интегратора 3 существует напряжение. Это предусмотрено для тех случаев, если напряжение на выходе сумматора 1 все время возрастает, так как в противном случае изменение соответствующего порогового напряжения приводит к искажению прямоугольной формы пейсмекерного потенциала.

С момента появления напряжения на выходе интегратора 3 последнее подается на третий вход второго интегратора .

4и размыкает ключ 31.С этого момента в интеграторе 4 начинается интегрирование входного напряжения по времени

Ь

U„=- -а Ц„И, о где 0 1 — напряжеь.,е на первом входе второго интегратора;

à =1/R C< - постоянная;

U - напряжение на выходе втоЬ. рого интегратора.

II

При достижении 0 = Ц, о,напряжение с выхода блока сравнения 7 поступает на третий вход интегратора 3, т.е. на управляющие входы ключей 21, 22 и 24. Ключи 22 и 24 переходят в закрытое состояние, s результате чего на входе операционного усилителя устанавливается нулевое напряжение, а ключи 22 и 24 переходят в открытое состояние, в результате чего происходит быстрая разрядка конденсаторов 27 и 29 и срыв работы второго интегратора.

При установлении на выходе второго инте" .

881783 гратора нуля все ключи устройства переходят в начальное нормальное состояние: ключ 31 . второго интегратора замыкается, что приводит к срыву работы последнего, ключи 23 и 18 пере" ходят в открытое состояние и на втором входе блока .б сравнения появляется пороговое напряжение с выхода пер" вого сумматора 1. В результате срыва работы второго интегратора напряжение 1О на входы ключей 21, 22 и 24 перестает поступать и восстанавливается первоначальное состояние устройства.

Во время существования пейсмекер" ного потенциала, т.е.напряжения на вы-15 ходе интегратора 3, равного пороговому напряжению на втором входе блока сравнения 6 к моменту размыкания ключей 18 и 23, напряжение поступает на вход преобразователя 16 напряжения 20 .. в частоту и управляет его частотой.

Затем импульсы с частотой, пропорцио-.

1 нальной напряЖению управления постуЭ пают на вход блока 17 формирователя выходных импульсов. Так как пейсме- 25 керный потенциал дискретный и имеет прямоугольную форму, то на выходе устройства появляются дискретные пачки импульсов, продолжительность каж" дой пачки при этом равна продолжитель"30 ности пейсмекерного потенциала, а частота следования импульсов в пачке пропорциональна его напряжению. 8 момент прекращения генерации пейсмекер" ного потенциала на выходе устройства прекращается генерация импульсов, которые вновь появляются при возникновении нового пейсмекерного потенциала, Устройство предназначено для моде- 4о лирования самоорганизующихся систем и систем распознавания образов.

Формула изобретения

1 Устройство для моделирования пейсмекерного нейрона, содержащее первый и второй преобразователи частоты в напряжение, выходы которых соединены соответственно с первым и вторым входом первого сумматора, первый блок сравнения, выход которого через преобразователь напряжения в частоту соединен с входом блока формирования выходных импульсов, о т л и

55 чающееся тем, что, сцелью расширения функциональных возможнос" тей за счет учета ритмоводящих механизмов центральной нервной системы, в него дополнительно введены первый и второй управляемые интеграторы, источник напряжения, элемент задержки, второй сумматор, второй блок сравнения, ключ и преобразователи частоты в напряжение, причем выход источника напряжения подключен к первым входам первого и второго управляемых интеграторов, первому входу второго сумматора и третьему входу первого сумматора, выходы третьего и четвертого преобразователей частоты в напряжение соединены соответственно с вторым и третьим входами второго сумматора, выход которого подключен к первому входч второго блока сравнения, выход которого соединен со вторым входом первого управляемого интегратора, выход которого через элемент задержки подключен ко второму входу второго управляемого интегратора, выход которого соединен со вторым входом блока сравнения, выходы пятого и шестого преобразователей частоты в напряжение соединены соответственно с третьим и четвертым входами второго управляемого интегратора, выходы седьмого и восьмого преобразователей частоты в напряжение подключены соответственно к третьему и четвертому входам первого управляемого интегратора, выход которого соединен с первым входом первого блока сравнения, выход которого подключен к управляющему входу ключа и пятому входу пер" вого управляемого интегратора, выход первого сумматора соединен с информационным входом ключа, выход которого подключен ко второму входу первого блока сравнения.

2, Устройство по п,1. о т л и ч а ю щ е е с я тем, что первый уп- равляемый интегратор содержит три масштабирующих резистора, разделительный конденсатор, четыре ключа, два операционных усилителя, в цепь обратной связи каждого из которых включен интегрирующий конденсатор, причем первые выходы первого, второго и третьего масштабирующих резисторов являются соответственно первым, третьим и четве ртым входами первого управляемого интегратора, вторые выходы первого, второго и третьего масштабирующих резисторов соединены с информационным входом первого ключа, выход которого подключен к входу первого операционного усилителя, выход которого соединен с информационным

881783

10 входом второго ключа, выход которого через разделительный конденсатор подключен к входу второго операционного усилителя, выход которого является выходом первого управляемого интегра- 5 тора, третий и четвертый ключи включены в обратную связь соответственно первого и второго операционного усилителя, управляющие входы первого, третьего и четвертого ключей обьеди" 1в иены и являются вторым входом первого управляемого интегратора, управляющий вход второго ключа является пятым входом первого управляемого ключа.

3, Устройство по п.1, о т л и ч а - 15 ю щ е е с я тем, что второй управляемый интегратор содержит три масштабирующих резистора, операционный усилитель, ключ и инвертор, причем первые выходы первого, второго и третье- го го масштабирующих резисторов являются соответственно первым, третьим и четвертым входами второго управляемого интегратора, вторые выходы первого, второгО и третьего масштабирующих резисторов объединены и через операционный усилитель соединены с входом ин" вертора, выход которого является вы" ходом второго управляемого инвертора, ключ включен в обратную связь интегратора, управляющий вход ключа является вторым входом второго управляемого интегратора.

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР по заявке N 2739218/18-24, кл. G 06 G 7/60, 26.09.79.

2. Авторское свидетельство СССР 647698, кл. G 06 G 7/60, 1979 (про,тотип).

<рог.2

Составитель Л. Терехов

Техред Е.Харитончик Корректор М, Коста

Редактор Н. Ромжа

» «

» »«

Филиал ППП "Патент", г. Ужгород, ул. Проектная, 4

Заказ 9976/75 Тираж 748 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

»«»»»» «»«\»«»»