Вычислительный модуль

С0103 Совет сник

Социалистические

Рес убя

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (6l ) Дополнительное к авт, саид-ву (22)Заявлено 07,01.80 (21) 2868186/18-24 с присоединением заявки М (23) Приоритет

Опубликовано 15.09.81. Бюллетень 1те 34 (51)Я. Кл .

G да Г 7/38 фтвудаветееваьЮ квинтет

СИР вв делам взебретеякй и втерытв1 (53) УДК 681, 3 (088.8) Дата опубликования описания 25. 09,81

Ф

А.И.Аспидов, В.Д.Козюминский, В,А.Ии е1тйо и А-.Н.Семеико (7Z) Авторы изобретения (71) Заявитель (54) ВЫЧИСЛИТЕЛЬНЫЙ 14(ОДУЛЬ

Изобретение относится к вычислительной технике и может использоваться при построении различных цифровых устройств арифметической и логической обработки двоичных кодов, Известен арифметический модуль, который содержит два информационных входа, вход переноса, 5 управляющих входов, выход результата и 12 логичес- ких элементов И-НЕ. Устройство реализует путем настройки операцию арифметического сложения и логические операции под кодами двух двоичных чисел (1).

Недостатком этого устройства является его сложность. Кроме того в устройстве не вырабатывается выход15 ной сигнал переноса, что ограничива-. ет область его применения.

Наиболее близким по технической сущности к предлагаемому является полное суммирующе-вычислительное ус30 тройство, выбранное в качестве прототипа, содержащее элемент И и четыре элемента равнозначности, первый вход первого из которых является входом переноса устройства, а второйуправляющим входом устройства, а его выход соединен со входом элемента

И, другой вход которого соединен с выходом второго элемента равнозначнос ти, а выход — со входом третьеГо элемента равнозначности, другой вход которого - управляющий, а выход явля ется выходом результата устройства, выход четвертого элемента равнозначности является выходом переноса устройства, его первый вход - управляю квтй а второй вход соединен с выходом второго элемента равнозначности, входы которого являются первым и вторым информационными входами устрой ства (2), Однако это устройство не реализует логических операций над кодамн двоич .

ыих чисел, что явлется недостатком, ограничивающим его применение в облас-. ти вычислительной техники.

86428

А+В

В

А+В

А+В

В

А+В

А5В а)1) В О

Цель изобретения — расширение области применения путем реализации суммирования и логических операций.

Поставленная цель достигается тем, что вычислительный модуль, каждый разряд которого содержит первый элемент И и четыре элемента равнозначности, первый вход первого из которых соединен со входом переноса из предыдущего разряда модуля, а выход соединен со входом первого элемента

И, другой вход которого соединен с выходом второго элемента равнозначности, выход первого элемента И соединен со входом третьего элемента равнозначности, другой вход которого соединен с,первым управляющим входом модуля, а выход соединен с выходом переноса из данного разряда модуля, выход четвертого элемента равнозначности соединен с выходом данного разряда модуля, а его первый вход соединен со вторым управляющим входом модуля, первый вход второго элемента равнозначности соеди25 нен с одним информационным входом модуля, в него введены второй элемент

И и пятый элемент равнозначности, первый вход которого соединен со вторым входом первого элемента равнозначности и с другим информационным входом устройства, а выход соединен со вторым входом второго элемента

И, выход которого соединен со вторым входом четвертого элемента равнозначности, а второй вход второго элемен- 35 .та И соединен с выходом второго элемента равнозначности, второй вход которого соединен с третьим управляющим входом модуля, четвертый управляющий вход которого соединен со вто- 4О рым входом пятого элемента равнозначности.

Такой вычислительный модуль наряду с операцией арифметического- сложения реализует 16 логических операций над 4s кодами двоичных чисел.

На чертеже представлена схема устройства.

Устройство содержит логические элементы равнозначности 1-5, элементы ур

И 6, 7, информационные входы 8 и 9, вход переноса )О, управляющие входы

ll-14, выход результата 15 и выход переноса 16. Первый вход элемента равнозначности 1 соединен с управляющим входом 11 модуля, а его второй вход — с информационным входом

8, а выход пятого элемента равнознач2 4 ности 1 соединен сп входом элемента

И 6, второй вход которого соецинен с выходом элемента равнозначности 2, первый вход которого соединен с управляющим входом 12 устройства, а второй — с информационным входом 8 устройства. Выход элемента равнозначности 2 соединен со входом элемента

И 7, другой вход которого соединен со входом элемента равнозначности

3, первый вход которого соединен с информационным входом 8 устройства, а второй вход — со входом переноса

10 модуля, Выходы элементов И 6 и 7 соединены с первыми входами элементов равнозначности 4 и 5 соответственно, вторые входы которых соединены с управляющими входами 13 и 14 устройства соответственно. Выход элемента равнозначности 4 является выходом результата 15, а выход элемента равнозначности 5 — выходом переноса 16 устройства.

Устройство работает следующим образом.

На информационные входы 8 и 9 подаются двоичные информационные сигналы А и В, на вход 10 — сигнал переноса P. С выхода 15 устройства снимаетСя сигнал S результата операции, а с выхода 16 — сигнал G переноса в старший разряд. Сигналы настройки U -Uy подаются на управляю4 щие входы 11-14 устройства соответственно. Код настройки (сигналы U—

:Ug) определяет арифметическую или логическую операцию, реализуемую ус" тройством. Коды настроек и соответствующие им реализуемые устройством операции представлены в таблице, 864282 6 ческого сложения кодой чисел А и В также ) 6 логических операций над этими кодами, что расширяют область его применения.

1)водолжение таблипы

Операция

Формула изобретения

АфВ

) 0

АЧВ

). 0

АЧВ

АЧВ

0 0

АЧВ

А+В

А+В

А

А

В

Схема арифметико-логического модуля путем настройки реализует арифметические операции сложения прямых и обратных кодов двоичных чисел А и В, а также все логические операции над кодами А и В.

При выполнении логических операций код настройки задается только сигналами U -0> и не зависит от сигнала И4, подаваемого на вход )4 устройства.

Схема устройства содержит 7 логических элементов с-суммарным числом их входов, равным 14. Это значительно меньше, чем у известных вычислительных модулей.

Предлагаемое устройство имеет более простую схему по сравнению с известными аналогичными устройства ми. По сравнению с суммирующе-вычитающнм устройством, которое наиболее близко по конструкции к данному арифметико-логическому модулю, оно реализует кроме операций арифмети!

О

30.

Вычислительный модуль, каждып разряд которого содержит первый элемент

И и четыре элемента равнозначности, первый вход первого из котор1 х соединен со входом переноса.из предыдущего разряда модуля, а выход соединен со входом пе)свого элемента И, другой вход которого соединен с выходом второго элемента равнозначности выход первого элемента Й соединен со входом третьего Элемента равнозначности, другой вход которого соединен с первым управляющим входом модуля, а выход соединен с выходом переноса из данного разряда модуля, выход четвертого элемента равнозначности соединен с выходом данного разряда модуля, а его первый вход соединен со в орым управляющим входом модуля, первый вход второго элемента равнозначности соединен с одним информационным входом модуля, о тл и ч а ю шийся тем, что, с целью расширения области применения-. путем реализации суммирования и логических операций, в него введены второй элемент И и пятый элемент равнозначности, первый вход которого соединен со вторым входом первого элемента равнозначности и с другим информационным входом устсройства, а выход соединен со вторым входом второго элемента И, выход которого соединен со вторым входом четвертого элемента равнозначности, а второй вход второго элемента И соединен с выходом второго элемента равнозначности, второй вход которого соединен с третьим управляю" щим входом модуля, четвертый управляющий вход которого соединен со вторым входом пятого элемента равнозначности.

Источники информации, принятые во внимание при экспертизе

). Патент ФРГ )) 1774771, кл, G 06 F 7/SO, 1974.

2. Авторское свидетельство СССР

)) 667967, кл. G 06 P 7/50, 1977 (прототип).

864282

A д!

В

И

Составитель В,Кайданов

Редактор Идиома Техрел 3.Фанта Корректор В. Бутяга

Заказ 7794/72 Тираж 748 Подписное

ВНИЦПИ Государственного комитета СССР по делаю изобретений и открытий )33035 Москва, Ж35, Раушская иаб. д. 4/5

Филиал ППП "Патент™, г. Ужгород, ул. Проектная, 4