Устройство для цикловой синхронизации

ОП ИСАКИЙ

<И 3 О В Р Е Т Е Н И Я

К АВТОРСКОМУ СВМДЮТВЯЬСЗВУ

Союз Советскик

Социалистмческнк

Ресиублин (! l jS49521 (61) Дополнительное к авт. свид-ву (22)Заявлено 06.12.78 (21) 2693159/18-09 с присоединением заявки М. (23) Приоритет

Опубликовано 23. 07. 81 Бюллетень М 27 (51)N. К Н 04L 7/08

Ввудлрстаалвй квмктет

CCCP дв делам лэабратанлй л 4TKphlTNII (ЗЗ) УДК 621. 394. .662 С088.8) Дата опубликования описания 25. 07. 81 (72) Авторы изобретения

Г.В. Бек, В.Н. Богданович и О.П. Кир

I ! г (71) Заявитель

«»- J (54) УСТРОЙСТВО ДЛЯ ЦИКЛОВОЙ СИНХРОНИЗАЦИИ

Изобретение относится к системам телеграфной связи и передачи данных и может использоваться для цикловой синхронизации и фазового пуска в системах передачи дискретной информации, в которых используются групповые корректирующие, в частности, каскадные коды.

Известно устройство для цикловой синхронизации, содержащее объединен- .

10 ные по входу регистр задержки и узел обнаружения ошибок, выход которого подключен к дешифратору, н счетчик (11

Однако это устройство обладает недостаточными помехоустойчивостью

1$ и быстродействием.

Цель изобретения — повышение помехоустойчивости и быстродействия устройства.

Цель достигается тем, что в устройство для цикловой синхронизации, содержащее объединенные по входу регистр задержки и узел обнаружения ошибок, выход которого подключен

2 к дешифратору, и счетчик, введены коммутатор, k-1 счетчиков, пороговый блок, генератор импульсов и сумматор, а узел обнаружения ошибок выполнен в виде двух последовательно соединенных фильтров Хаффмена и регистра, причем другой выход узла обнаружения ошибок через коммутатор подключен к входам k ""счетчиков, выходы которых через последовательно соединенные пороговый блок и генератор Нмпульсов подключены к входу сумматора, другой вход которого соединен с выходом регистра задержки а выход дешифратора подключен к другому входу коммутатора.

На чертеже приведена структурная электрическая схема предлагаемого устройства.

Устройство для цикловой сихронизации содержит узел 1 обнаружения ошибок, выполненный из двух последовательно соединенных фильтров

2 Хаффмена, каждый из которых сосс

849521

3 тоит из. регистра 3, сумматора 4 и регистра 5, дешифратор 6, коммутатор 7, счетчиков 8, пороговый блок

9, генератор 10 импульсов, сумматор

11 и регистр 12 задержки.

Устройство работает следующим образом.

Входная последовательность сформирована .в виде суммы по модулю 2 трех последовательностей — информационного кодового слова, последовательности С, переводящей кодовое слово в смежный класс, соответствующий номеру кодового слова в сообщении и последовательности С, нарушающей циклические свойства исходсого кода.

Формирование передаваемой последовательности производится IIo следующему принципу.

Все кодовые слова, входящие в сообщение, переводятся в последовательность cMe>ZHblx классов путем сложения по mod 2 1-го слова (n,k) кода с полиномом С О С,где С вЂ” последовательность, нарушающая циклические свойства кода и может быть,,например, (-1

Устанавливается однозначное соответствие между номером кодового сло1 ва 1 и полиномом С (х>степени (k-111 где k y 1оу N, N — число слов в сообщении.

В простейшем случае полином Cg() может быть просто двоичной записью номера 1. Учитывая, что при прохождении фильтров Хаффмена в приемном устройстве номера циклически сдвигаются, целесообразно этот сдвиг учитывать при формировании. Далее полином Сцдкодируется циклическим кодом (n,k"). Полученный полином и есть нолином Cg(q. Если проверочные многочлены й(х)(п,k)- кода и (х) (и, k) — кода не имеют общих

I множителей, то в результате сложения слов (n,k) и (п,k4) — кодов будет получено слово циклического (п,krak ) кода. Естественно, что при этом величина (kt k< ) должна быть меньше и. В случае, когда исходный (n,k) — код является кодом ВЧХ.

В этом случае код (n,k ) может быть выбран таким образом, чтобы суммарный код также являлся кодом ВЧХ, и следовательно, имел бы вполне определенное гарантированное кодовое расстояние. Входная последователь10

4 ность, сформированная в виде суммы по модулю два трех последовательностей, поступает на регистр !2 задержки, а также на два последовательно соединенных фильтра 2 Хаффмена.

В первом фильтре Хаффмена вычисляется синдром исходного кода, а во втором — синдром последовательности С, при этом бит синдрома получается немедленно после поступления очередного бита информации.

При поступлении безошибочного слова в регистре 5 записана комбинация (С, соответствующая преобразованной фильтрации 2 Хаффмена последовательности С, а в.регистре 3 второго фильтра 2 Хаффмена — номер кодового слова

1. Дешифратор 6 при обнаружении комбинации С выдает сигнал в коммутатор 7, который записывает в один из счетчиков 8 номер кодового слова из регистра 3. Объем счетчиков 8 выбирается равным произведению числа кодовых слов в сообщении на число бит в кодовом слове. На счетчики 8 постоянно поступают такты с частотой поступления информации.

При приходе очерецного неискаженного слова коммутатор 7 записывает

его номер в следующий счетчик 8. Если в первом и во втором случаях номера записаны правильно, то.к моменту записи второго номера в первом счетчике окажется то же число.

При приходе последнего бита сообщения те счетчики 8, в которые были приведены записи в моменты, соответствующие границам слов, выдадут сигналы переполнения и, если их окажется больше выбранного порога порогового блока 9, то это будет сигналом циклового фазирования, по которому генератор 10 импульсов вырабатывает последовательность С ® С. Регистр 12 задержки выбирается равным длине сообщения и в следующий за срабатыванием порогового блока 9 такт первый бит сообщения поступит с его выхода. На сумматоре 11 производится снятие последовательности С+С, и с его выхода поступает информация в виде исходного кода.

При,этом на вход устройства может поступать следующее сообщение. Число счетчиков 8-v и порог w порогового. блока

9 определяется параметрами канала свя-. зи, кода и требованиями по вероятности синхронизации.

Устройство для цикловой синхронизации, содержащее объединенные по входу регистр задержки и узел обнаружения ошибок, выход которого подключен к дешифратору и счетчик, о т,— л и ч а ю щ е е с я тем, что, с целью повышения помехоустойчивости

5 .. 84952) 6

Предлагаемое устройство обеспечн- и быстродействия, введены коммутатор, вает цикловую синхронизацию сообщений k-1 счетчиков, пороговый блок, генебез введения дополнительной избыточ- . ратор импульсов и сумматор, а узел ности для определения начала сообще- обнаружения ошибок выполнен в виде ния или границ слов каскадного кода. > двух последовательно соединенных

Проверка условий правильного приема . фильтров Хаффмена и регистра, npuw или более слов из Й без требования чем другой выход узла обнаружения

Э приема этого числа слов подряд обес- ошибок через коммутатор подключен к печивает возможность синхронизации входам k счетчиков, выходы которых при более высоком уровне помех в ка- 10,через последовательно соединенные нале связи. пороговый блок и генератор импуль- .

Формула изобретения сов подключены к входу сумматора, другой вход которого соединен с выходом регистра задержки, а выход д дешифратора подключен к другому входу коммутатора.

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР

2о У 46)4SO, кл. Н 04L 7/02, 1972.