Устройство для умножения
OllИСАНИЕ
ИЗОБРЕТЕНИЯ
К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт. свид-ву (22) Заявлено 28.11.79 (21) 2844515/18-24 (51)М. Кл.З
Союз Советских
Социалистических
Республик с присоединением заявки М
I Государственный комитет
СССР по делам изобретений и открытий
G 06 F 7/52 (23) Приоритет
Опубликовано 230781. Бюллетень Йо 27 (53) УДК 681. 325 (088.8) Дата опубликования описания 2 3. 07. 81
Г.Ю.Н. Ложкин, A.A. Мамаев, Д.Г. Шевляков и P.Ä. Яхонтов 1
1: (72) Авторы изобретения (71) Заявитель (54) УСТРОЙСТВО ДЛЯ УМНОЖЕНИЯ
Изобретение относится к вычислительной технике и может быть использовано при построении специализированных вычислителей, предназначенных для цифровой обработки сигналов в реальном масштабе времени.
Известны устройства умножения, состоящие из регистра множителя, регистра множимого и накапливающего сумматора j1) .
Недостатком данных устройств является низкое быстродействие.
Известно устройство умножения, содержащее матрицу mxn элементов И (n и в - число информационных раз- 15 рядов первого и второго сомножителей соответственно), матрицу (m-1)х п сумматоров, при этом первые входы элементов И каждой строки матрицы объединены и являются входами соответствующих разрядов первого операнда устройства, вторые входы элементов И каждого. столбца матрицы объединены и являются входами соответствующих разрядов второго операнда устройства, выходы элементов И е -ro столбца (о = 2,...,m) матрицы соединены соответственно с входами первого слагаемого сумматоров (е -1)-ой строки матрицы, выходы (r+1)-ых эле- 30 ментов И (r = 1,...,n-1) первого столбца матрицы соединены с входами второго слагаемого сумматоров r-ых столбцов первой строки, выход элемента И первой строки первого столбца матрицы является выходом первого разряда произведения устройства, выходы сумматоров первого. столбца матрицы являются соответственно выходами разрядов 2,...,m произведения устройства, выходы переноса сумматоров (3-1)-го столбца матрицы соединены с соответствующими входами сумматоров 6 -ой строки матрицы, выходы суммы (r+1)-ых сумматоров (-1)-ой строки матрицы соединены с входами второго слагаемого соответственно сумматоров r-ых столбцов т,-ой строки матрицы(2).
Недостаток известного устройства заключается в отсутствии возможности умножения чисел, представленных допол-. нительным кодом. .Цель изобретения — расширение функциональных возможностей устройства за счет умножения операндов, пред.ставленных дополнительным кодом.
Поставленная цель достигается тем, что устройство, содержащее матрицу ахn элементов И (n и m-число инфор
849208 мационных разрядов первого и второго сомножителей соответственно),,матРицу (m-l)x n сумматоров, при этом первые входы элементов Й каждой
1 троки матрицы объединены и являются ходами со ответствующих разрядов, 5 первого операнда устройства, вторые входы элементов И каждого столбца матрицы объединены и являются входами соответствующих разрядов второго операнда устройства, выходы эле10 ментов И Е -го столбца (8 "- 2,...,m) матрицы соединены соответственно с входами нервого слагаемого сумматоров (Р -1)-ой строки матрицы, выходы (r+1) — ûõ элементов И (r=1,...,n-1) первого столбца матрицы соединены 15 с входами второго слагаемого сумматоров r-ых столбцов первой строки, выход элемента И первой строки первого столбца матрицы является выходом первого разряда произведения 20 устройства, выходы сумматоров первого столбца матрицы являются соответственно выходами разрядов 2,...,m произведения устройства, выходы переноса сумматоров (E-1)-го столбца матрицы соединены с соответствующими входами сумматорон 6 -ой строки матрицы, выходы суммы (г+1)- ых сумматоров (6-1)-ой строки матрицы соединены с входами второго слагаемого соответственно сумматоров r-ых столбцов Р -ой строки матрицы, дополнительно содержит первую группы из элементов И-НД, вторую группу из m элементов И-HE элемент И, а также содержит в матрице дополнительные
m-ую и (m+1)-ую строки по и сумматоров, причем первые входы элементов И-НЕ первой группы соединены с входами соответствующих разрядов первого операнда устройства, вторые входы — 40 с входом знакового разряда второго операнда устройства, первые входы элементов И-НЕ второй группы соединены с нходами соответствующих разрядов второго операнда устройства, а вторые 45 входы — c входом знакового разряда первого операнда устройства, первый и второй входы элемента И соединейы с входами знаковых разрядов соответственно парного и второго операндов, выходы элементов И-НЕ первой группы соединены соответственно с входами первого слагаемого сумматоров m-ой строки матрицы, выходы элементов И-HE второй группы соединены соответственно с входами второго слагаемого сумматоров n-ro столбца матрицы, выход элемента И соединен с первым входом сумматора и-го столбца (tn+4) -ой строки матрицы, выходы переноса
:сумматоров (m-1)-ой и m-ой строк бб соединены с соответствующими входами сумматоров соответственно m-ой и (m+1)-ой строк матрицы, выходы суммы сумматоров (г+1)-ых столбцов (m-1)-ой строки матрицы соединены с 5 входами второго слагаемого соответствующих сумматоров г-ых столбцов
m-вй строки матрицы, выходы суммы сумматоров (г+1)-ых столбцов m-ой строки матрицы — с входами второго слагаемого сумматоров r-ых столбцов
l(m+1)-ой строки матрицы, выходы переноса сумматров r-ых стОлбцов (m+1)-рй строки матрицы..соединены соответственно с входами второго слагаемого сумматоров (r+1)-ых столбцов, выход суммы сумматора первого столбца m-ой строки матрицы является выходом (m+1)-ro разряда произведения устройства, а выходы суммы сумматров 1,...,п (m+1)-ой строки матрицы являются выходами соответственно m+2,...m+n+1 разрядов произведения устройстна, входы переноса сумматоров столбцов 1,...n-2 первой строки матрицы соединены с шиной потенциала логического нуля, а входы переноса сумматоров и-го и (и+1)-го столбцов — с шиной потенциала логической единицы.
На чертеже приведена схема предлагаемого устройстна.
Устройство содержит элементы 1-12
И,сумматоры 13-. 28, первую группу 29 элементов 30-33 И -НЕ, вторую группу
34 элементов 35-37 И-НЕ и элемент
38 И. Матрица сумматоров содержит m+1 строк, н каждой строке имеется и сумматоров (n) m).
Устройство работает следующим образом.
Входные числа (сомножители) и виде сигналов параллельного кода поступают на входы х 0... х „и у,... у„ элементов 1-12 и 38 Й и элементов
30-33 и 35-37 И-НЕ (и и m — количество разрядов соответственно первого и второго сомножителей. С выхода элементов 1-12 и .38 И и элементов
30-33 и 35-37 И-HE сигналы логических произведений вида хпк yù,.где и j принимают соответствейно значения от О до и и от 0 до m, посту- . пают на входы сумматоров, причем сигналы вида x„- ку, и x„y rn g, где
М меняется от 1 до и и ) — от 1 до
m, поступают на входы сумматоров с выходов элементов И-HE. При сложении сигналов по вертикальным столбцам на выходах р,...,рп+,и образуются сигналы, являющиеся разрядами выходного числа — произведения ху °
Инвертирование сигналов вида хе тих:х ив,„хо «,а также добавление сигналов логической единицы в m-ом и и-ом Разрядах выходного числа позволяют обойтись только операциями суммирования. Произнедение, получаемое на выходах р,...,р„, выражается формулой хч=х ч + 2 2 х ч +22. х ч
" -3 к= р . 1=
849208
+2 + R 2- Хи-к+2
К=1
Предлагаемый матричный умножитель содержит сумматоры только одного типа, что существенно упрощает. практическое построение устройства, расширяя его функциональные возможности.
Формула изобретения
Устройство для умножения, содержащее матрицу men элементов И (и и m — число информационных разрядов первого и второго сомножителей соответственно), матрицу (m-1)x и сумматоров,при этом первые входы элементов И каждой строки матрицы объединены и являются входами соответствующих разрядов пер- 5 вого операнда устройства, вторые входы элементов И каждого столбца матрицы объединены и являются входами .соответствующих разрядов второго операнда устройства, выходы элемен- 20 тов И Q -го столбца (6 = 2,...,m) матрицы соединены соответственно с входами первого слагаемого сумматоров (8 -1)-ой строки матрицы, выходы (г+1)-ых элементов И (r=1,.,и-1) . 5 первого столбца матрицы соединены с входами второго слагаемого сумма,торов r-ых столбцов первой строки, выход элемента И первой строки первого столбца матрицы является выходом первого разряда произведения устройства, выходы сумматоров первого столбца матрицы являются соответственно выходами разрядов 2,...,m произведения устройства, выходы переноса З5 сумматоров (0 -1) -ro столбца матрицы соединены с соответствующими входами сумматоров 8 -ой строки матрицы, выходы суммы (r+1)-ых сумматоров (6 -1)-ой строки матрицы соединены с входами второго слагаемого соответ- 4О ственно сумматоров r-ых столбцов .
8-ой строки матрицы, о т л и ч а ю- . щ е е с я тем, что, с целью расширения функциональных воэможностей за счет умножения операндов, пред- 45 ставленных дополнительным кодом, оно содержит первую группу из и элементов И-НЕ, вторую группу из m элементов И-НЕ, элемент И, а также содержит в матрице дополнительные m-ую и 5О (m+1)-ую строки по и сумматороь,причем первые входы элементов И-НЕ первой группы соединены с входами соот-. ветствующих разрядов первого операнда устройства, вторые входы — с входом знакового разряда второго операнI. да устройства, первые входы элементов И-НЕ второй группы соединены с входами соответствующих разрядов второго операнда устройства, а вторые входы — с входом знакового разряда первого операнда устройства, первый и второй входы элемента И соединены с входами знаковых разрядов соответственно нервого и второго операндов, выходы элементов И-НЕ первой группы соединены соответственно с входами первого слагаемого сумматоров m-ой строки матрицы, выходы элементов И-НЕ второй группы соединены соответственно с входами второго слагаемого сумматоров и-re столбца матрицы, выход элемента И соединен с первым входом сумматора п-ro столбца (m+1)-ой строки матрицы, выходы переноса сумматоров (m-1)-ой и m-ой строк соединены с соответствующими входами сумматоров соответственно
m-ой и (m+1)-ой строк матрицы, выходы суммы сумматоров (г+1)-ых столбцов (m-1)-ой строки матрицы соединены с входами второго слагаемого соответствующих сумматоров r-ых столбцов m-ой строки матрицы, выходы суммы сумматоров (r+1)-х столбцов m-ой строки матрицы — с входами второго слагаемого сумматоров r-ых столбцов (m+1) — îé строки матрицы, выходы переноса сумматоров r-ых столбцов (m+1) îé строки матрицы соединены соответственно с входами второго слагаемого сумматоров (r+1)-.ых столбцов, выход суммы сумматора первого столбца m-ой строки матрицы явля- . ется выходом (m+1)-ro оазояда произведения устройства, а выходы суммы сумматоров 1,. ° .,n, (m+1)-ой строки матрицы являются выходами соответственно m+2,...m+n+1 разрядов произведения устройства, входы переноса сумматоров .столбцов 1,...,n-2 первой строки матрицы соединены с шиной по тенциала логического нуля, а входы переноса-сумматоров и-го (n+1)-ro столбцов — с шиной потенциала логической единицы.
Источники информации, принятые во внимание при экспертизе
1. Соловьев Г.Н. Арифметические устройства ЭВИ; M., "Энергия", 1978, с. 129.
2. Карцев M.A. Арифметика цифровых машин. M., "Наука", 1969, с. 438 (прототип).