Управляемый арифметический модуль

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистических

Республик оо840881 (61) Дополнительное к авт. саид-ву (22) 3аявлеио 2205.78 (21) 2619582/18-24 с присоединением заявки М (23) Приоритет

Опубликовано 230681. Бюллетень М 23

Дата опубликования описания 230681 (51)М, К,з

G 06 Г 7 /00

Государственный комитет

СССР по делам изобретений и открытий (53) УДК 681 3 (088.8) (71) Заявитель (54) УПРАВЛЯЕМЫЯ АРИФМЕТИЧЕСКИЯ МОДУЛЬ

Изобретение относится к вычислительной технике и может использоваться при построении различных узлов и устройств ЭВМ.

Известны управляемые арифметические модули, реализующие функции:..логическое сложение, сдвиг вправо и влево, логическое умножение, арифметическое сложение, сложение по модулю два, прием прямых и обратных кодов, выдача содержимого модуля на выход (1) .

Недостатком известного модуля. являются ограниченные функциональ.ные возможности.

Наиболее близким по технической сущности к предлагаемому является управляемый. арифметический модуль, содержащий логический блок, функциональный узел и логическую схему переноса (2).

Однако известный управляемый арифметический модуль имеет ограниченные функциональные возможности,что ухудшает характеристики конструируемых на его основе узлов и устройств,а также недостаточно высокое быстродействие.

Цель изобретения — повышение быстродействия и упрощение устройства с одновременным расширением функциональных возможностей модуля.

Поставленная цель достигается тем, что в управляемый .арифметический модуль, содержащий логический блок, выполненный на элементах И> ИЛИ, НЕ, функциональный узел и логическую схему переноса, введены элементы

РАВНОЗНАЧНОСТЬ и НЕРАВНОЗНАЧНОСТЬ, а также в нем логический блок содержит три элемента И,четыре ИЛИ и элемент НЕ,причем входы первого и второ" го элементов И соединены соответственно с первым управляюа(им и первым логическим входами модуля,со вторым управляющим и вторым логическим входами модуля,а их выходы вЂ, co входами первого элемента ИЛИ,другие входы которого соединены с выходом третьего элемента И, с четвертым логическим входом модуля, а выход является первым выходом логического блока, второй элемент ИЛИ соединей с четвертым и пятым управляющими входами модуля, а его выходсо входом третьего элемента И, выход третьего элемента ИЛИ соединен с пер- вым и вторым управляющими входами модуля, а выход. является вторым выходом логического блока, выходы четвертого элемента ИЛИ соединены с

840881 четвертым управляющим входом модуля и через элемент НŠ— с пятым управляющим входом модуля, а его выход является третьим выходом логического блока, входы элемента НЕРАВНОЗНАЧНОСТЬ соединены с первым и вторым входами модуля, а его выход - со входами первого и второго элементов И, выходы элемента РАВНОЗНАЧНОСТЬ соединены с третьим управляющим и третьим логическим входами модуля, а выход- о со входом третьего элемента И, логическая схема переноса содержит элемент

И, элеМент ИЛИ, элемент РАВНОЗНАЧНОСТЬ, причем выход элемента И является выходом модуля, а его входы соединены с выходом элемента НЕ логического блока и с выходом элемента И, вход которого соединен с четвертым логическим входом мбдуля и с выходом третьего элемента И логического блока, входы элемента РАВНОЗНАЧНОСТЬ 20 схемы переноса соединены с восьмым управляющим входом и является выхоходом модуля, а выход — со входом элемента И, кроме того, функциональный узел содержит четыре элемента И, 25 два ИЛИ, два — НЕ и три элемента

РАВНОЗНАЧНОСТЬ, причем входы первого элемента И соединены с третьим выходом логического блока и через элемент НЕ - с выходом модуля, а вы ход соединен со входом. первого элемента ИЛИ узла, второй вход которого соединен с седьмым управляющим входом модуля и со входом второго элемента И, другой вход которого соединен с третьим выходом логического блока, выход элемента И которого соединен со входом второго элемента ИЛИ, другой вход которого соединен с выходом третьего элемента

И, входы которого соединены с выхо- 40 дом модуля и с шестым управляющим входом модуля, входы первого элемента РАВНОЗНАЧНОСТЬ соединены с выходом первого элемента ИЛИ и с первым выходом логического блока, а выход - 4 со входом четвертого элемента И, входы второго элемента РАВНОЗНАЧНОСТЬ соединены с выходом модуля и с выходом второго элемента ИЛИ, а выходсо входом четвертого элемента И, $0 третий вход которого соединен со вторым выходом логического блока, а выход - со входом третьего элемента;

РАВНОЗНАЧНОСТЬ, другой вход которого через элемент ЙЕ соединен с выходом модуля.

На чертеже представлена структурная схема предлагаемого управляемого арифметического модуля °

Он содержит логический блок 1, функциональный блок 2 и логическую Щ схему 3 переноса, причем логический блок 1 содержит три элемента И 4, 5 я 6, четыре элемента ИЛИ 7, 8, 9 и

10, два элемента РАВНОЗНАЧНОСТЬ. 11 и 12 и элемент HE 13. Управляющие входы 14-18 модуля подключены ко входам элементов следующим образом: вход 14 — к элементам 6, 9 и 12, вход 16 — к элементу 11, вход 17 к элементам 7 и 8, вход 18 - к элементам 7 и 13. Логические входы 1922 модуля подключены ко входам элементов следующим образом: вход 19 к элементу ИЛИ 10-, вход 20 — к элементу РАВЦОЗНАЧНОСТЬ, вход 21 — к

1, лементу И 5, вход 22 — к элементу

6; выход элемента ИЛИ 10 является выходом 23 логического блока 1, выход элемента 8 — выходом 24, а выход элемента 9 — выходом 25 логического блока.

Функциональный узел 2 содержит четыре элемента И 26, 27, 28 и 29, два элемента ИЛИ 30 и 31, три элемента РАВНОЗНАЧНОСТЬ 32, 33 и 34 и два элемента НЕ 35 и 36 . Управляющие входы 37 и.38 модуля подключены соответственно ко входам элементов

28,30 и 27 узла. Выход элемента 34

РАВНОЗНАЧНОСТЬ является выходом 39 модуля и соединен со входами элементов 28 и 33 и с логической схемой переноса, а через элементы HE 35 и 36 — со входами элементов 26 и 34 °

Логическая схема 3 переноса содержит элемент ИЛИ 40, элемент РАВНОЗНАЧНОСТЬ 41 и элемент И 42. Входы элемента 42 подключены к выходу элемента НЕ 13 логического блока 1 и к выходам элементов 40 и 41. Входы элементов 40 и 41 соединены соответственно: вход элемента 40 соединен с логическим входом 19 модуля и с вью одом элемента И 4 блока 1; вход

41 — с управляющим входом 43 модуля и с выходом 39 модуля. Выход элемента

И 42 является выходом 44 модуля.

Арифметический модуль работает следующим образом.

На логические входы 19-22 подаются соответственно сигналы переноса или заема Р„-»„ или 3 4 из младшего Разряда, сигнал кода Х операнда Х или записываемого числа Z<-, сигнал Sg+< с выхода старшего разряда для сдвигов вправо, сигнал S q< с выхода младшего разряда для сдвигов влево.

Сигналы U U> и U+ на управляющих входах 14, 15 и 18 модуля коммутируют сигналы на логических входах 1922, управляющий сигнал U> на входе

16 обеспечивает инвертирование входных кодов Х или Е „ . На управляющий вход 17 модуля подается синхросигнал

U4., который обеспечивает срабатывание схемы модуля при выполнении любой. иэ функций. .. Функциональный узел реализует выполнение требуемой операции и хранение результата операции. Настройка узла на выполнение требуемой функции производится сигналами Uy u Ug c управляющих входов 37 и 38 модуля, а также сигналом с выхопа 25 логи840881

45

50 формула изобретения ческого блока 1. При поступлении синхросигнала с выхода 24 или 25 блока 1 функциональный узел выполняет операцию, определяемую сигналами настройки, в противном случае, независимо от сигналов настройки, значение выходного сигнала на выходе 39 не изменяется (хранение кода) .

Логическая схема 3 переноса на выходе 44 формирует сигнал переноса Р.

1 или заема 3 при выполнении операций сложения или вычитания, что определяется сигналом настройки Уй на управляющем входе 43 модуля, а также выполняет функцию схемы ускоренного переноса при поступлении по входу 19 сигналов P4 „ /3„. 1 из младшего разряда °

При выполнении арифметических и логических операций первый операнд хранится в модуле, что обеспечива- Щ ется цепью обратной связи в схеме функционального узла, а второй операнд поступает по входу Х„..

Предлагаемый управляемйй арифметический модуль по сравнению с известным дополнительно реализует следующие операции: нычитание, инвертирование содержимого модуля, логическую операцию ЕЮХ. При этом второй операнд может участвовать в любой операции как в прямом, так и в обратном коде, независимо от того, в каком коде он поступает на вход модуля. Таким образом,,предлагаемое устройство имеет расширенные функциональные возможности по сравнению с известным. В качестве сигналов настройки на управляющие входы подаются только константы О или . 1, что упрощает настройку модуля по сравнению с известным устройством. 40

Поскольку в схеме модуля выход функционального узла непосредственно связан с выходом модуля, быстродействие схемы определяется задержкой, вносимой схемой при прохождении сигнала от информационного входа к выходу модуля.

Управляемый арифметический модуль, содержащий логический блок, выполненный на элементах И, ИЛИ, НЕ функциональный узел и логическую схему переноса отличающий с тем, что, с целью повышения быстро" действия и упрощения устройства, в него введены элементы РАВНОЗНАЧНОСТЬ и НЕРАВНОЗНАЧНОСТЬ, а также в нем логический блок содержит три элемента И, четыре ИЛИ и элемент НЕ, причем входы первого и второго элементов

И соединены соответственно с первым управляющим и первым логическим нходами модуля, со вторым управляющим и вторым логическим входами модуля, а их выходы — co входами первого элемента ИЛИ, другие входы которого соединены с выходом третьего элеМента

И, с четвертым логическим входом модуля, а выход является первым выходом логического блока, второй элемент ИЛИ соединен с четвертым и пятым управляющими входами модуля, а его выход - со входом элемента И, выход третьего элемента ИЛИ соединен с первым и вторым управляющими входами модуля, а выход является вторым выходом логического блока, выходы четвертого элемента ИЛИ соединены с четвертым управляющим нходом

Модуля и через элемент НŠ— с пятым управляющим входом модуля, а его выход является третьим выходом логического блока, входы элемента НЕРАВНОЗНАЧНОСТЬ соединены с первым и вторым входами модуля, а его выходсо входами перного и второго элемен-, тов И, выходы элемента РАВНОЗНАЧНОСТЬ соединены с третьим управляющим и третьим логическим входами модуля, а выход - co входом третьего элемен- та И, логическая схема переноса содержит элемент И, элемент ИЛИ и элемент РАВНОЗНАЧНОСТЬ, причем выход элемента И является выходом модуля, а его входы соединены с выходом элемента НЕ логического блока и с выходом элемента И, вход которого соединен с четвертым логическим входом модуля и с выходом третьего элемента И логического блока, входы элемента РАВНОЗНАЧНОСТЬ схемы переноса соединены с восьмым управляющим входом и является выходом модуля, а выход — со входом элемента И, кроме того, функциональный узел содержит четыре элемента И, два элемен- . та ИЛИ, дна-НЕ и три элемента PABHO3HAЧНОСТЬ р причем входы первого элемента И соединены с третьйм выходом логического блока и через Элемент НŠ— с выходом модуля, а ныход-. соединен со входом первого элемента

ИЛИ узла, второй вход которого соединен с седьмым управляющим входом модуля и со входом второго элемента

И, другой вход которого соединен с третьим выходом логического блока, выход элемента И которого соединен со входом второго элемента ИЛИ, другой вход которого соединен с выхо" дом третьего элемента И, входы которого соединены с выходом модуля и с шестым управляющим входом модуля входы первого элемента РАВНОЗНАЧНОСТЬ соединены с выходом перного элемента ИЛИ и с первым выходом логического блока, а выход — co входом четвертого элемента И, входы второго элемента РАВНОЗНАЧНОСТЬ соединены с выходом второго элемента

ИЛИ, а выход — cn входом четвертого

840881

Составитель Е. Пупырев

Техред Т.Маточка корректор С. Шекмар

Редактор В. Лазаренко

Тираж 745 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Заказ 4766/71

Филиал ППП Патент, r. Ужгород, ул. Проектная, 4 элемента И, третиЯ вход которого соединен со вторым выходом логического блока, а выход - со входом..третьего элемента РАВНОЗНАЧНОСТЬ, другой вход которого через элемент ЙЕ соединен с выходом модуля.

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР

9 265565, кл. G 06 F 7/00, 1968.

2. Авторское свидетельство СССР

9 487387, кл G 06 F 7/00, 1972 °