Формирователь временного интервала

ОП ИСАНИЕ

ИЗОБРЕТЕ Н ИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советскик

Социалистических

Республик (834874 (61) Дополнительное к авт. свид-ву № 496660 (22) Заявлено 14.07.77 (21) 2508585/18-21 с присоединением заявки №вЂ” (23) Приоритет— (51) М. Кл.3

НОЗ К5/153

Гевудзреткевнмк «емитвт

СССР

Опубликовано 30.05.81. Бюллетень № 20

IIo декам изекратекий и вткрытий (53) УДК 621.374..38 (088.8) Дата опубликования описания 06.06.81

Г: (72) Автор изобретения

Г. К. Вяз митин (71) Заявитель (54) ФОРМИРОВАТЕЛЬ ВРЕМЕННОГО ИНТЕРВАЛА

Изобретение относится к импульсной технике, может быть использовано в радиоэлектронных устройствах для запоминания временного интервала.

По основному авт. св. № 496660 известен формирователь временного интервала, который содержит кольцевую схему п последовательно соединенных ячеек задержки, два триггера и логический элемент И, причем входы 1-ой и К-ой ячеек, задержки подключены к источникам информационных сигналов, вход одной или нескольких ячеек за- ig держки и входы установки 0 триггеров соединены с источником опорного сигнала, счетные входы триггеров подключены к выходам 1-ой и К-ой ячеек задержки, а выходы триггеров соединены с элементом И (1).

Недостатком известного устройства является его низкое быстродействие (мало отношение максимальной длительности запоминаемого интервала времени к периоду генерации) ..

Цель изобретения — повышение быстродействия устройства.

Поставленная цель достигается тем, что в формирователь временного интервала, содержащий кольцевую схему и последователь; но соединенных ячеек задержки, два триггера и логический элемент И, причем входы

1-ой и К-ой ячеек задержки подключены к источникам информационных сигналов, вход одной или нескольких ячеек задержки и входы установки 0 триггеров соединены с источником опорного сигнала, счетные входы триггеров подключень1 к выходам 1-ой и

К-ой ячеек задержки, а выходы триггеров соединены с элементом И, введены два дополнительных триггера со счетным входом, элементы 2 И вЂ” ИЛИ, ЗИ вЂ” ИЛИ и коммутатор, входы которого подключены к выходам ячеек задержки и к шинам входного и опорного сигналов, выходы управления— ко входам 1-ой и К-ой ячеек задержки, а логические выходы — ко входам элемента

ЗИ вЂ” ИЛИ, вход первого элемента И которого соединен с выходом элемента 2И вЂ” ИЛИ вход второго элемента И вЂ” с выходом основного элемента И, вход третьего элемента И вЂ” с выходом первого основного триггера и со счетным входом первого дополнительного триггера, выходы которого подключены ко входам элемента 2И вЂ” ИЛИ; другие входы которого соединены с выходами второго дополнительного триггера, счетный

834874 вход которого подключен к выходу второго основного триггера, а вход установки 0— ко входу установки 0 первого дополнительного триггера и к шине опорного сигнала.

Коммутатор содержит три канала, каждый из которых состоит из последовательно соединенных элемента ИЛИ, первого элемента И, RS-триггера и второго элемента

И, причем R-входы триггеров соединены и подключены к шине опорного сигнала, инверсный выход триггера одного канала подключен ко входам первых элементов И двух других каналов, прямые выходы триггеров являются логическими выходами коммутатора, при этом выходы вторых элементов И двух каналов объединены по ИЛИ, а все элементы И соединены между собой по одному входу.

На фиг. 1 представлена функциональная схема предлагаемого формирователя; на фиг. 2 и 3 — временные диаграммы, поясняющие принцип его работы.

Формирователь временного интервала 20 состоит из кольцевой схемы I последовательно соединенных п ячеек задержки 1:1, 1 — 2...1-п основных триггеров 2 и 3, основного элемента 4 И, коммутатора 5, который содержит элементы 6 — 8 ИЛИ, первые элементы И 9 — 11, RS-триггеры 12 — 14 и вто25 рые элементы 15 и 16 И, дополнительных триггеров 17 и 18, элемента 19 2И вЂ” ИЛИ и элемента 20 ЗИ вЂ” ИЛИ, один вход первой ячейки задержки — 1 подключен к шине входного сигнала, другой вход первой ячей- зо ки задержки 1 — и вход К-ой ячейки задержки 1 — К соединены с выходами коммутатора 5 (с элементами 6 и 15 И соответственно), вход одной или нескольких ячеек задержки и входы установки 0 триггеров 2, 3, 17, 18, 12, 13, 14 соединены с источником опорного сигнала, счетные входы триггеров

2 и 3 подключены к выходам первой 1 — 1 и К-ой 1 — К ячеек задержки, выходы триг-, геров 2 и 3 соединены с элементом 4 И, выходы ячеек задержки 1 — 1, 1 — 2...1 — n 4„ соединены со входами элементов ИЛИ 6 — 8 коммутатора 5, а один из входов элементов

И 9, 10, 1Л, 15, 16 — к шине информационного сигнала, инверсный выход триггера 12 одного канала коммутатора 5 подключен ко входам элементов И 10 и 11 двух дру- 45 гих каналов коммутатора 5, аналогичным образом подключены триггеры 13 и 14. Прямые выходы триггеров 12 — 14 коммутатора 5 соединены со входами элемента 20

ЗИ вЂ И, вход первого элемента И которого соединен с выходом элемента 19

2И вЂ” ИЛИ, вход второго логического элемента И вЂ” с выходом основного элемента 4

И, вход третьего логического элемента И— с выходом триггера 2 и со счетным входом первого дополнительного триггера 17, выходы которого подключены ко входам элемента 19, 2И вЂ” ИЛИ, другие входы элемента 19 2И вЂ” ИЛИ соединены с выходами вто4 рого дополнительного триггера 18, счетный вход которого подключен к выходу основного триггера 3.

Работает формирователь временного интервала следующим образом.

В качестве примера возьмем n = 8, К =,5, r -,....2„=V

-; - С ф где 2 - длительность импульса, формируемого ячейкой задержки, tg — время восстановления ячейки задержки.

Исходное состояние формирователя, задаваемое опорным сигналом U, поясняет отрезок времени 0 — tо на временных диаграммах (фиг. 2, 3).

С приходом информационного сигнала

U>x, передний фронт которого соответствует началу запоминаемого интервала времени, запускается первая ячейка задержки

1 в 1, от заднего фронта которой последовательно запускаются остальные ячейки задержки 1 — 2...1-п (диаграммы U > — U ).

Информационный сигнал Uk<, передний фронт которого соответствует концу запоминаемого интервала времени, поступает на вход коммутатора 5, который в зависимости от времени прихода этого сигнала (длительности запоминаемого интервала времени) осуществляет запуск первой 1 — 1 (Ц на фиг. 2) или К-ой 1 — К (U на фиг. 3) ячейки задержки и подключает к выходной шине соответствующую цепь формирования выходного сигнала. Кольцевая схема 1 последовательно соединенных ячеек задержки 1 — 1...1-п входит в режим генерации (диаграммы U р — U на фиг. 2 и 3), точно воспроизводя зафиксированный на ее входах временной итервал (tg — t e).

Посредством коммутатора 5, триггеров 2, 3, l7, 18 и элемента 4 И, элемента 19 2И вЂ” ИЛИ осуществляется подавление ложного сигнала образующегося в результате генерации, и выделение полезного сигнала.

Для понимания технической сущности предлагаемого формирователя рассмотрим три случая.

,-, 4 Z6.

В этом случае от информационных сигналов И, и Uganda запускаются первая 1 — 1 и 2-ая 1 — К ячейки задержки, выходной сигнал формируется на выходе элемента 4 И.

Особенностью является лишь то, что информационный сигнал U8xg поступает на вход элементов 9, 10, 11, 15, 16 И. Пройдя элемент 10 И (тот, ко входу которого подключен элемент 7 ИЛИ), соединенный с выходом первой 1 — 1 и второй 1 — 2-ячеек задержки, запускает RS-триггер 13, формируя на прямом выходе его высокий потенциал (сигнал Ue на фиг. 1), разрешающий прохождение сигнала с выхода элемента 4 И через элемент 20 ЗИ вЂ” ИЛИ на выход устройства.

Одновременно сигналом с инверсного плеча

834874

Формула изобретения

5 триггера 13 осуществляется запрет запуска триггеров 12 и 14, обеспечивающих запрет прохождения сигналов с выхода триггера

2 и с выхода элемента 19 2И вЂ” ИЛИ на выход устройства.

,-Б, 46 .

В этом случае информационный сигнал

11вха через элемент 11 И, ко входу которого подключен элемент 8 ИЛИ, соединенный с выходами ячеек задержки 1 — 3...1 — 6, запускает триггер 14, формирующий сигнал

Uw (фиг. 1), разрешающий повторный запуск сигналом Uaxz ячейки задержки 1 — 1 и прохождение на выход устройства сигнала Ua, сформированного триггером 2 (сигналы Upped, И1, U а, Uwx на фиг. 1 и 2). Одновременно инверсным сигналом с триггера 14 обеспечивается запрет запуска других триггеров 13 и 12, предотвращающих выдачу ложной информации.

ЕС<6,-6а < gC.

В этом случае информационный сигнал

U 8» через элемент 9 И, ко входу которого подключен элемент 6 ИЛИ, соединенный с выходами ячеек задержки 1 — 7, 1 — 8, запускает триггер 12, формирующий сигнал

Ц .(см. фиг. 1), разрешающий запуск сигналом 1вхг ячейки задержки 1-к и прохождение на выход устройства сигнала с выхода элемента 19 2И вЂ” ИЛИ (фиг. 1 и 3).

Одновременно инверсным сигналом с триггера 12 предотвращается запуск других триггеров 13 и 14.

Быстродействие формирователя наглядно поясняют временные диаграммы, где отношение максимальной длительности запоминаемого интервала времени (t I — < o)m x к периоду генерации Т равно 1.

Быстродействие известного формирователя определяется количеством ячеек задержки, включенных между первой и К-ой ячейками задержки,. и для ячеек задержки E,= Q=

=С 2 и ф-: 1, т. е. таких же, как и в предложенном формирователе, связано с коли ческом ячеек задержки и выражением и = —, —, где (= =ф - - коэффициент, характеризующий быстродействие устройст6 ва.Или =1 — <,т е. f =1прип=, что практически не реализуемо.

1. Формирователь временного интервала по авт. св. № 496660, отличающий ся тем, что, с целью повышения быстродействия, в него введены два дополнительных триггера со счетным входом, элементы 2И—

ИЛИ, 3И вЂ” ИЛИ и коммутатор, входы которого подключены к выходам ячеек задержки и к шинам входного и опорного сигналов, выходы управления — ко входам 1-ой и

К-ой ячеек задержки, а логические выходыко входам элемента ЗИ вЂ” ИЛИ, вход первого элемента И которого соединен с выходом элемента 2И вЂ” ИЛИ, вход второго элемента

И вЂ” с выходом основного элемента И, вход третьего элемента И вЂ” с выходом первого основного триггера и со счетным

20 входом первого дополнительного триггера, вЫходы которого подключены ко входам элемента 2И вЂ” ИЛИ, другие входы которого соединены с выходами второго дополнительного триггера, счетный вход которого подключен к выходу второго основного триггера, а вход установки 0 — ко входу установки 0 первого дополнительного триггера и к шине опорного сигнала.

2. Формирователь по п. 1, отличающийся тем, что коммутатор содержит три канаЗ0 ла, каждый из которых состоит из последовательно соединенных элемента ИЛИ, первого элемента И, RS-триггера и второго элемента И, причем R-входы триггеров соединены и подключены к шине опорного сигнала, инверсный выход триггера одного канала

З5 подключен ко входам первых элементов И двух других каналов, прямые выходы триггеров являются логическими выходами ком,мутатора, при этом выходы вторых элементов И двух каналов объединены по ИЛИ, а все остальные элементы И соединены между собой по одному входу.

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР № 496669, кл. Н 03 К 5/153, 03.06.74.

834874 и, uÄ

Vn-i

Vn

0л г гз Ðèã. 2

ug„„, VSÄ

Ug и,., иа ф

Vg иг

Уу га

4ииа. у

Редактор Н. Кешеля

Заказ 4057/84

Составитель М. Леонова

Техред А. Бойкас Корректор В. Бутяга

Тираж 988 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, ж — 35, Раушская наб., д. 4/5

Филиал ППП <Патент>, г. Ужгород, ул. Проектная, 4