Устройство аналого-цифрового преобра-зования

Саюз Севетских

Севреаанстическ их

Ресиубпик >809554 (61) Дополнительное к авт. саид-ву (22) Заявлено 16.04.79 (21) 2751633/18-21 с присоединением заявки Н9 (23) Приоритет

Опубликовано 2802В1. Бюллетень Н9 8

Дата опубликования описания 28 . .02. 81 (я) м. кл.

ГосуяаретееккмЯ комитет

СССР вв ямаи изобретеннЯ в еекрмтаЯ

Н 03 К 13/17 (53) УДК 681.325 (088.8) (72) Автор изобретения

М.Н. Селуянов (73) Заявитель (54) УСТРОЙСТВО АНАЛОГО-ЦИФРОВОГО ПРЕОБРАЗОВАНИЯ

Изобретение относится к вычислительной технике. и может быть использовано для построения прецезионных аналого-цифровых преобразователей в информационно-измерительных системах, устройствах автоматизированного контроля и управления.

Известно устройство контроля последовательного аналого-цифрового

30 преобразователя (АЦП), содержащее два дополнительных разряда, из которых один подсоединен к плюсу эталонного источника, другой — к его минусу t1).

Однако такое устройство имеет низкое быстродействие, так как контроль AQII производится за два такта и дополнительно требуется источник отрицательного эталонного напряже- 20 ння.

Известен параллельно-последовательный АЦП, содержащий m-разрядную схему R-2R, переключатели, регистр, нуль-органы, дешифратор, генератор 25 импульсов, распределитель тактов, триггеры; источники эталонных напряжений, элементы И, ИЛИ, НЕ, схему задержки, операционный усилитель

f2) ° 30

Однако такое устройство имеет большой объем оборудования, невысокие быстродействие и достоверность контроля.

Цель изобретения — повышение достоверности и быстродействия контроля.

Указанная цель достигается тем, что в устройство аналогр-цифрового преобразования, содержащее m-разрядную резистивную матрицу R-2R с подключенными к ней двухпоэиционными переключателями, управляющие входы которых соединены с выходами реги стра,(m+1)-ый резистор 2R резистивной матрицы R-2R подключен к выходу первого ключа, управляющий вход которого соединен с единичным выходом триггера, единичный вход которого подключен к выходу распределителя тактов и через элемент задержки — к первому входу элемента И, выход которого соединен со входом логического блока, а второй вход через элемент ИЛИ подключен к выходам двух блоков сравнения, первые входы которых соединены с шиной измеряемого напряжения, второй вход первого блока сравнения подключен к выходу m-разрядной резистивной

809554

40 матрицы R-2R, выход первого блока сравнения через дешифратор соединен со входами установки в 0 регистра, генератор импульсов, подключенный через. распределитель тактов ко входу регистра и нулевому входу триггера и входам триггера знака, выходы которого соединены с управ,ляющими.входами второго и третьего ключей, через которые источники эталонного напряжения положительной и отрицательной полярности подключены к аналоговым входам двухпозиционных переключателей и входу первого ключа, введены четвертый и пятый ключи и дополнительная m-разрядная резистивная матрица R-2R, azoды которой соединены с выходами двухпозиционных переключателей, выход— со вторым входом второго блока àðàâнения, (m+1)-ый резистор 2R дополнительной реэистивной матрицы R-2R 20 подключен к выходам четвертого и пятого ключей, сигнальные входы которых соответственно соединены с источниками положительной и отрицательной полярности, управляющие вхо- 25 ды — соответственно с единичным и нулевым выходами триггера знака.

На чертеже изображена схема предлагаемого устройства.

Устройство содержит блоки 1 и 2 сравнения, m-разрядные реэистивные матрицы R-2R 3 и 4, генератор 5 импульсов, распределитель б тактов, регистр 7, триггер 8, ключи 9-15, триггер 16 знака, дешифратор 17, элемент MJIN 18, элемент И 19, элемент 20 задержки, логический блок

21,,источник 22 эталонного напряжения отрицательной полярности, источник 23 эталонного напряжения положительной полярности.

Устройство работает следующим образом.

Весь цикл преобразования происходит за и тактов, n = пр + г, где

np — число рабочих тактов, à n< = 1 контрольный такт.

Работа АЦП без самоконт .сля происходит следующим образом. По сигнаи м лу установки 0 распределитель 6 тактов устанавливает регистр 7 и тРиггер 8 в исходное аостояние. При этом ключи 10 и 11 подключены к шине нулевого потенциала и напряжение на втором входе блока 1 равно нулю. При поступлении на первый вход блока 1 энакопеременного напряжения производится выбор знака и триггер 16 знака устанавливается, например, в нулевое состояние. В этом случае напряжение от источника 22 через ключ 14 поступает на ключи 10 и 11. Распредели- ф) тель тактов б переводит триггер стар щего разряда регистра 7 в единичное состояние и на втором входе блока 1 появляется напряжение 0,5 U> . Если измеряемое напряжение больше напряжения на втором входе блока 1, то на выходе дешифратора 17 импульс не появится и триггер старшего разряда останется в единичном состоянии. Если измеряемое напряжение меньше напряжения на втором входе блока 1, то на выходе дешифратора 17 появится импульс, который возвратит триггер старшего разряда в нулевое состояние.

В результате за и-1 тактов произво.дится определение всех разрядов АЦП.

При самоконтроле на и-ом такте напряжений положительной полярности (триггер 16 в нулевом состоянии) триггер 8 устанавливается в единичное состояние, при этом (m+1)-ый резистор 2R матрицы 4 оказывается подключенным к источнику 23 через ключи

9 и 14. На выходе матрицы 4 формируется напряжение U + U <„p, Это напряжение поступает на второй вход блока 1. Так как управляющий вход ключа

13 подсоединен к нулевому выходу триггера 16, то (m+1)-ый резистор

2R матрицы 3 оказывается подключенным к источнику 22 через ключ 13.

На выходе матрицы 3 формируется напряжение U„ - U „„ Это напряжение поступает на второй вход блока

2, Если на выходе блоков 1 и 2

U„„> U.< + и .p или 0 и < 0 к — 0 л р, то на выходе элемента 18 формируется импульс неисправности, стробируемый импульсом элемента 20, который поступает в блок 21, где индицируется, регистрируется и используется для восстановления АЦП.

Следующим циклом преобразования триггер 8 устанавливается в нулевое состояние и процесс преобразования повторяется аналогично описанному.

При самоконтроле напряжений отрицательной полярности (триггер 16 в единичном состоянии) (m+1) ый резистор 2R матрицы 4 оказывается подключенным к источнику 22 через ключи 9 и 15. На выходе матрицы 4 формируется напряжение -(U„+U p,p ) .

Так как управляющий вход ключа 12 подсоединен к единичному выходу триггера 16, то (m+1) ûé резистор

2R матрицы 3 оказывается подключенным к источнику 23 через ключ 12.

На выходе матрицы 3 формируется напряжение -(U -U м,p ) . Анализ напряжений при помощи блоков 1,2 и 21 и элементов 18-20 производится аналогично описанному.

Использование предлагаемого устройства позволяет повысить достоверность и быстродействие контроля при любом знаке входного напряжения.

Формула изобретения

Устройство аналого-цифрового преобразования, содержащее m-разрядную резистивную матрицу R-2R с под809554

Составитель B. Махнанов

Техред Е.Гаврилешко Корректор О. Билак

Редактор С. Шевченко

Заказ 457/77 Тираж 999 Подписное

BHHHIIH Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП "Патент", г. Ужгород, ул. Проектная,4 ключенными к ней двухпозиционными переключателями, управляющие входы которых соединены с выходами регистра, (m+1)-ый резистор 28 резистивной матрицы R-2R подключен к выходу первого ключа, управляющий вход которого соединен с .единичным вы- ходом триггера, единичный вход которого подключен к выходу распределителя тактов и через элемент задержки — к первому входу элемента И, выход которого .соединен со входом логического блока, а второй вход через элемент ИЛИ подключен к выходам двух блоков сравнения, первые входы которых соединены с шиной измеряемого напряжения, второй вход 15 первого блока сравнения подключен к выходу m-разрядной резистивной матрицы R-2R, выход первого блока сравнения через дешифратор соединен со входами установки в 0 регистра, ге- Щ нератор импульсов, подключенный через распределитель тактов ко входу регистра и нулевому входу триггера и входам триггера знака, выходы которого соединены с управляющими вхо- yg дами второго и третьего ключей,через которые источники эталонного напряжения положительной и отрицаи

1 тельной полярности подключены к аналоговым .входам двухпозиционных переключателей и входу первого ключа, о т л и ч а ю щ е е с я тем, что, с целью повышения достоверности и быстродействия, контроля, в него введены четвертый и пятый ключи и дополнительная m-разрядная резистивная матрица R-2R, входы которой соединены с выходами двухпозиционных переключателей, выход — со вторым входом второго блока сравнения, (m+1)-ый резистор 2R дополнительной резистивной матрицы R-2R подключен . к выходам четвертого и пятого клю- чей, сигнальные входы которых соответственно соединены с источниками положительной и отрицательной полярности, управляющие входы — соответственно с единичным и нулевым выходами триггера знака.

Источники информации, принятые во внимание нри экспертизе

1. Авторское свидетельство СССР

Р 185581, кл. Н 03 К 13/17, 1967.

2. Авторское свидетельство СССР по заявке 9 2586066/21, кл. Н 03 К 13/17, 31.10.78 (прототип).