Устройство для дифференцирова-ния частоты следования импульсов

 

ОП ИСАНИЕ

ИЗОБРЕТЕН ИЯ

Союз Советски к

Социалистические

Республик 798881

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к ввт. свид-ву (22) Заявлено 24.03.78(21) 2594184/18-24 с присоединением заявки ¹â€” (23) П риоритетОпубликовано 23.01..81. -Бюллетень № 3

Дата опубликования описания 26.01.8l (51 } М. Кл.

G 06 G 7/18

Государственный комитет

СССР . до делам изобретений и открытий (53) УДК681. .335(088.8) (72) Автор изобретения

Б. В. Чистяков (71) Заявитель (54) УСТРОЙСТВО ДЛЯ ДИФФЕРЕНЦИРОВАНИЯ

ЧАСТОТЫ СЛЕДОВАНИЯ ИМПУЛЬСОВ

Изобретение относится к автоматике и:вычислительной технике, в частности к устройствам обработки информации, представленной в частотно-импульсной форме.

Известно дифференцируюшее устройство, 5 содержащее блок выделения разности периодов, блок возведения в куб, элемент И и счетчик импульсов (11.

Известно также д фференпирующее о устройство, содержащее генератор импульсов, счетчик, блок управления, блох вычитания, группы элементов И и управляемые делители частоты $2).

Недостатками известных устройств являются пониженная, точность и ограниченный диапазон изменения входного сигнала.

Наиболее близким по технической сущности является устройство для дифференцирования частоты следования импульсов, содержащее первый элемент И, подключенйый первым входом к входу дифференпируемой частоты, первому входу множительно2 целительного блока, первому входу блока вычитания частот, первому входу число-импульсного запоминающего блока, соединенного частотным выходом со вто- . рым входом блока вычитания частот и входом умножителя частоты, и к первому входу второго элемента И, второй вход которого подключен к первому входу тре, тьего -элемента И и выходу первого триггера, подключенного счетным входом через первый элемент задержки к выходу первого элемента И и первому входу второго триггера, соединенного вторым входом с выходом счетчика, шины управления реверсом которого подключены к выходам второго триггера, а счетный вход соединен с выходом третьего элемента И, подключенного вторым входом к входу первой опорной частоты, первому входу

L формирователя стробов и второму входу число-импульсного . -;запоминающего блока, соединенного третьим входом с первым выходом формирователя стробов и подключенного кодовым выходом к уста3 7988 новочному входу счетчика, вход обнуления которого через второй элемент задерж ки соединен с входом управления за.писью регистра памяти, выходом второго элемента И и входом третьего триггера, цодключенного выходом к первому входу четвертого элемента И, соединенного вторым входом с входом второй опорной частоты, третьим входом - с входом за-пуска устройства, а выходом .- со счет- 16 ным входом управляемого делителя частоты, подключенного управляющим входом к выходу регистра .памяти, информационный вход которого соединен с кодовым выходом счетчика, причем второй И вход первого элемента И подключен к второму выходу формирователя стробов, соединенного вторым входом с входом запуска устройства и первым входом пятяго элемента И, подключенного вторым 26 входом к выходу блока вычитания частот и соединенного третьим входом с выходом четвертого триггера, подключенного входом к выходу множительно-делительного блока, а выход пятого элемента И сое- 25 динен с первым входом элемента ИЛИ, подключенного выходом к выходу устройства и соединенного вторым входом с выходом множительно-делительного блока, второй вход которого подключен к выхо- ЗО ду умножителя частоты, а третий вход соединен с выходом управляемого делителя частоты (3).

Недостатками известного устройства яв лаются низкая точность и ограниченный диа- З> назон изменения входного сигнала. Это обусловлено тем, что при увеличении значения производной увеличивается разность периодов, фиксируемая за один цикл вычисления в счетчике, что приводит к уменьше- 4р нию частоты. следования импульсов на третьем входе множительно-делительного блока и повышению погрешности дискретности.

Целью изобретения является повышение 4 точности дифференцирования и расширение диапазона изменения входного сигнала.

Цель достигается тем, что в устройство для дифференцирования частоты следования импульсов, содержащее первый элемент И, подключенный первым входом к входу дифференцируемой частоты устройства,, первому входу множительно-делительного блока, первому входу блока вычитания частот, первому входу числоимпульсного запоминающего блока, . соединенного частотным выходом со вторым входом блока вычитания частот и входом умножителя частоты, и к первому входу

8 4 второго элемента И, второй вход которого подключен к первому входу третьего элемента И и выходу первого триггера, подключенного счетным входом через первый элемент задержки к выходу первого элемента И и первому входу второго триггера, соединенного вторым входом с выходом счетчика, шины управления реверсом которого подключены к выходам второго триггера, а счетный вход соеди- . нен с выходом третьего элемента И, подключенного вторым входом к входу первой опорной частоты устройства, первому входу формирователя стробов и второму входу число-импульсного запоминаюш его блока, соединенного третьим входом с первым выходом формирователя стробов и подключенного кодовым выходом к установочному входу счетчика, вход обнуления которого через второй элемент задержки соединен с входом управления записью регистра памяти, выходом второго элемента И и входом третьего триггера, подключенного выходом к первому входу четвертого элемента И, соединенного вторым входом с входом второй опорной частоты устройства, третьим входом — с входом запуска устройства, а выходом со счетным входом управляемого делителя частоты, подключенного управляющим входом к выходу регистра памяти, информационный вход которого соединен с кодовым выходом счетчика, причем второй вход первого элемента И подключен к второму выходу формирователя стробов, соединенного вторым входом с входом запуска устройства и первым входом пятого элемента И, подключенного вторым входом к выходу блока вычитания частот и соединенного третьим входом с выходом четвертого триггера, подключенного входом к выходу множительно-делительного блока, а выход пятого элемента И соединен с первым входом элемента ИЛИ, подключенного выходом к выходу устройства, дополнительно введены блок задержки, блок сдвига фазы, элемент запрета и блок управления коррекцией, подключенный первым входом к входу дифференцируемой частоты устройства, вторым входом — к выходу умножителя частоты и первому входу блока сдвига фазы, третьим входом - к входу второй опорной час готы устройства, четвертым входам - к выходу управляемого делителя частоты и первому входу элемента запрета, а выходом - к первому входу блока задержки, соединенного вторым входом с выходом множительно-делительногд

5 79888 3. блока и подключенного выходом к второму входу элемента ИЛИ и второму входу блока сдвига фазы, выход которого соеди нен со вторым входом множительно-делительного блока, йодключенного третьим входом к выходу элемента. запрета, соединенного вторым входом с входом ди -, ференцируемой частоты.

Кроме этого, блок управлении коррекцией содержит первый и второй элемен-, ты И, соединенные первыми входами с первым входом блока управления коррекцией и подключенные вторыми входами к выходу первого триггера, соединенного первым входом с выходом второго элемента И, входом второго триггера и с первыми входами элементов И первой группы, подключенных вторыми входами к выходам разрядов первого счетчике и соединенных выходами с входами первого регистра памяти, выходы которого подключены к первым входам элементов .\

И второй группы, соединенных вторыми входами с выходом первого элемента задержки и подключенных выходами к,входам разрядов первого счетчика, соединенного счетным входом с выходом элемента ИЛИ и подключенного входами управления реверсом к выходам третьего триггера, первый вход которого соединен с выходом первого счетчика и с первым входом третьего элемента И, а вторые входы третьего .триггера подключены к выходам четвертого и пятого элементов И, причем первый вход четвертого элемента И, соединенного вторым входом с выходом второго триггера, подключен к входу обнуления первого счетчика, входу первого элемента задержки и выходу шестого элемента И, соединенного первым входом с первым выходом четвертого. триггера и с первым входом седьмого элемента И и подключенного вторым входом к четвертому входу блока управления коррекцией и к первым входам восьмого и девятого элементов И, а выход восьмого элемента И, соединенного вторым входом с вторым выходом четвертого трщтера, подключен через второй элемент задержки к счетному входу пятого триггера, соединенного первым выходом с первым входом десятого и вторым входом девятого элементов И и подключенного вторым выходом к первым входам одиннадцатого и,двенадцатого элементов И, причем второй вход один иадцатого элемента И, соединенного третьим входом со вторым входом блока управления коррекцией, подключен к цер вому выходу шестого триггера и к вторым входам третьего и двенадцатого элементов И, а выход третьего элемента И соединен с первыми входами четвертого, шестого и седьмого триггеров и с входом третьего элемента задержки, подключенного выходом к первым входам элементов И третьей группы, соединенных вторыми входами с выходами разрядов

1(второго счетчика H подключенных выхода ми к входам второго регистра памяти, выходы которого соединены с выходом блока управления коррекцией, а вход второго счетчика подключен к выходу

1й двенадцатого элемента И, соединенного третьим входом с шиной опорного сигнала, причем выход первого элемента И подключен к вторым входам первого и четвертого триггеров, выход девятого р элемента И соединен со вторым входом .шестого триггера, подключенного вторым выходом к третьему входу восьмого элемента И, а выход седьмого элемента И, соединенного вторым входом с третьим р входом блока управления коррекцией и со в-орым входом десятого элемента И подключен к первому входу элемента ИЛИ, соединенного вторым входом с выходом десятого элемента И и подключенног трещ тьим входом(к выходу тринадцатого элемента И,1первый вход .которого соединен с выхоДом одиннадцатого элемента И и с первым входом пятого элемента И, а второй вход тринадцатого элемента И подключен к первому выходу седьмого триггера, 35 соединенного вторым выходом со вторым входом пятого элемента И, подключенноro выходом к второму входу седьмого триггера.

На фиг. 1 изображена блок. хема устройства для дифференцирования частоты следования импульсов, на фиг. 2 — блоксхема блока управления коррекцией.

Устройство содержит счетчик l., управляемый делитель 2 частоты, множительно делительный блок 3, умножитель 4 часто» ты, регистр 5 памяти, блок 6 вычитания частот, число-импульсный запоминающий блок 7, формирователь 8 стробоа, блок 9 управления коррекцией, блок 10 задержки, блок 3,1 сдвига фазы, элемент l2 запрета, первый, второф, третий и четвертый триггеры 13-С6, с первого по пятый эле менты И 17-23.; элемент ИЛИ 22, первый и второй элементы 23, 24 задержки. вход 25 подачи ди ференцируемых частотно-импульсных сигналов, входы 26 и 2 первой и второй опорных частот, вход 28

7 79888 запуска устройства, выход 29 устройства и первый, второй, третий и четвертый входы 30-33 и выход 34 блока 9 управления коррекцией. Возможный вариант реализации блока 9 управления коррекцией (фиг.2) содержит первый и второй счетчики 35, 36, первый и второй регистры

37 38, с первого по седьмой триггеры

39-45, с первого по тринадцатый элементы И 46-58, первую, вторую и тре- 16 тью группы элементов И 59-6l, первый, второй и третий элементы 62-64 задержки, элемент ИЛИ 65 и шину 66 опорного сигнала.

Устройство для дифференцирования ра- 1$ ботает следующим образом.

В исходном состоянии счетчики, регистр и триггеры обнулены. Работа устройства начинается с подачи сигнала за пуска на вход 28 устройства. При этом 20 формирователь 8 стробов начинает периодическую выработку сигналов на своих выходах с периодом Т, которые подаются на вход элемента И l7 и на третий вход число-импульсного запоминающего блока 7. 25

Причем первый сигнал после запуска с выхода формирователя стробов 8 подается только на вход блока 7. С подачей указанного импульса на вход блока 7 под действием первого же сигнала входной 30 дифференцнруемой последовательности частоты „ в нем осуществляется запись и запоминание информации о периоде входной частоты в данный момент времени, а также преобразование запомненной ин- ц формации в частоту следования импульсов, которые непрерывно подаются на входы, блока 6 вычитания частот и умножителя

-4 частоты, с выхода которого сигналы подаются на второй вход 3l блока 9 управления коррекцией и на вход блока ll сдвига фазы. Следует отметить, что поскольку после подачи сигнала запуска результирующая последовательность на выходе множительно-делительного: блока 3 появляется с некоторой задержкой, то до появления этой последовательности на вход выходного элемента ИЛИ 22 подается через элемент И 2l с выхода блока 6 вычитания частот последовательность неравномерной разностной частоты между входной частотой Г „и запомненной в блоке 7. При этом знак разности (производной) фиксируется на дополнительном выходе блока 6. (Управление подачей указанной последовательности на выход устройства осуществляется сигналами с входа 28 и с выхода триггера 3.6, котовый запрещает прохождение сигналов

1 8 с выхода блока 6 вычитания при появлении первого же сигнала на выходе множительно-делительного блока 3.

Работа основного тракта дифференцирования осуществляется следующим образом. При подаче следующе v второго сигнала с выхода формирователя 8 стробов он подается на вход блока 7, а также на вход элемента И l7. При этом осуществляется выдача запомненной в блоке 7 информации в параллельном коде на счетчик l и запись в запоминающий блок 7 текущего значения периода частоты входных сигналов. В счетчике 1 осуществляется вычитание информации о периоде запомненной частоты и периоде текущего значения частоты.

Это производится. следующим образом.

Первый после момента подачи сигнала с выхода формирователя 8 стробов импульс входной частоты, подаваемый на вход 25, проходит через элемент И l7 и через элемент 23 задержки на счетный вход триггера 13, переводя его из нулевого в единичное состояние. Очевидно, что при этом сигнал не проходит на выход элемента И l8, так как отпирающий сигнал триггера 13 подается на его вход с задержкой за счет элемента 23 задержки.

Одновременно сигнал с выхода элемента И l7 подается на вход триггера l4, переводя его в нулевое состояние, в результате чего счетчик 1. устанавливается в режим работы "вычитание. С переводом триггера l3 в единичное состояние отпирающий сигнал с его выхода подается на элемент И l8 и элемент И 19.

При этом через элемент И l9 на вход счетчика 1 начинают подаваться сигналы опорной частоты Г0„„с входа 26, которые вычитаются из информации, записанной в счетчике 1. Поступление сигналов на вход счетчика l осуществляется до момента поступления следующего сигнала на вход 25. Этот сигнал проходит на выход элемента:И 18, переводя триггер lS в единичное состояние, и через время, определяемое элементом 23 задержки, переводит триггер 3.3 в нулевое состояние. В результате прекращается подача отпирающего напряжения на вход элемента И 4.9 и прекращается подача сигналов опорной частоты на вход счетчика 1- При этом в нем фиксируется информация, соответствующая разности периодов Т входной частоты РЕ и Гзм запомненной частоты С . Одновременно в результате перевода триггера l5 в единичное состояние .отпирается эле888 l 10 где

9 79 мент И 20 для сигналов второй опорной частоты Р „, которые начинают проходить на вход управляемого делителя. 2 и на четвертый вход 33 блока 9.

Следует отметить, что в счетчике всегда фиксируется абсолютное значение разности (по модулю). Если в процессе вычитания счетчик обнуляется, на его выходе вырабатывается сигнал, который подается на второй вход триггера 14, переводя его из нулевого в единичное состояние. B результате .счетчик 3. пе» реводится из режима вычитания в режим сложения и накапливается разность по абсолютному значению.

Число импульсов, зафиксированное в счетчике l, определяется как где Т вЂ” период сигналов первой опорОП1 ной частоты Г

После фиксирования информации о разности периодов в счетчике l под действием второго сигнала из последовательности входных сигналов (сигнала с выхода элемента И 18) информация, накопленная в счетчике l переписывается в регистр 5 памяти, а счетчик 1 обнуляется.

Процесс получения информации о разности двух периодов повторяется при периодической (с периодом Т) подаче сигналов с формирователя 8 стробов, Выходной код регистра 5 памяти управляет коэффициентом деления дели- теля 2„ частота следования импульсов на. выходе которого соответственно равна

Ofl2 1

FÎÏ р1

)733 Tix 1

Далее в множительно-делительном блоке 3 .осуществляется операция перемножения входной частоты С>> на предварительно умноженную на коэффициент h в умножителе 4 запомненную частоту Гзу (с выхода запоминающего блока 7) и де« 1 ления этого произведения на частоту

С этой целью на третий вход множи:-. тельно-делительного блока 3 через схему l.2 запрета импульса и вход „33 блока 9 подаются сигналы с выхода делите;. ля 2 (сигналы, характеризующие К )1 на первый вход блока 3 и на вход 30 блока 9 подаются сигналы входной ча », готы Fi„ è иа второй вход блока 3 подакрт

3$

SO

Я ся сигналы частоты Р, сдвинутые

И ° и по фазе в блоке 11. При этом сигналы с выхода умножителя 4 частоты подают- ся на вход Çl блока 9. Следует отметить, что подача одного из импульсов последовательности сигналов с выхода делителя 2 HB третий вход множительноделительного блока 3 запрещается с помощью схемы запрета импульса, что необходимо для осуществления коррекции периода выходного сигнала. Схема элемента запрета при этом может быть реализована на основе триггера и элемента задержки.

Результирующая частота на выходе множительно-делительного блока 3 равна

М1 Вх 33 г

3 F iр1

ОП2

Сигналы с выхода блока 3 подаются на второй вход блока 10 задержки на первый вход которого подаются сигналы с выхода 34 блока 9 управления коррекцией периода выходной частоты, которые определяют необходимую величину задержки. Ка выходе блока l0 формируются сигналы, характеризующие окончательный результат, которые через элемент ИЛИ 22 поступают на выход 29 устройства. На выходе блока l l сдвига фазы по сигналам с выхода блока 10 вырабатываются сдвинутые по фазе сигналы с частотой F

Таким образом, чтобы отсутствовал сдвиг по отношению к сигналам с выхода блоха

10 задержки, на выходе блока 10 имеют место сигналы, период которых изменен на величину, вырабатываемую в блоке 9 управления коррекцией.

Работа блока 9 осуществляется сле. дующим образом. . Первый импульс частоты C подаваеВх алый на вход 30, проходит через элемент

И 47 на первые входы группы элементов

И 59. Сигналы опорной частоты Роп оп через открытый элемент И 52 и элемент

ИЛИ 65 проходят на вход счетчика 35, считающего в прямом направлении. С приходом каждого импульса частоты F с входа 33 он проходит через i osðûòûé элемент И 51, на вход установки в нуль счетчика 35 и через элемент 62 задержки — на вторые входы группы элементов И 60. При этом. информация в счетчике 35 сбрасывается и затем подсчет импульсов осуществляется снова. Такой счет производится до момента прихода сигнала частоты @,, который через открытый элемент И 47 поступает ца первые входы го"ппы элементов И 59 и

55

11

79888 переводит триггеры 39 и 40 в единичное состояние. При этом из счетчике 35 ьт» в регистр 37 переносится информация —,„„, характеризуюшая интервел времени ьТ„ с момента подачи очередного импульса частоты F до момента поступления импульса частоты 1 в начале определеак ния периоде.;

Следующий зе импульсом Г импульс Р обнуляет счетчик 35 и через время за- i6 держки, определяемое элементом 62, заносит информацию — -+ из регистра 37 тОО. опять в счетчик 35. Наряду с этим, упомянутый сигнал из последовательности с частотой 0" проходит через открытый 15 элемент И 49 на вход триггера 43., переводя его в единичное состояние. В результате счетчик 35 переводится в режим работы вычитание . Далее осуществляется периодическое считывание эапи- 20 санной в счетчике 35 информации. Причем по достижении нулевого значения информации в счетчике 35 в процессе считывания на его выходе вырабатывается сигнал, который переводит триггер 43. в ну- 25 левое состояние, в результате чего счетчик 35 переводится в режим работы сложение . Далее в счетчике 35 накапливается разность по абсолютному значению до момента прихода импульса из пос- 30 ледовательности Г q,x ëèbo из последоват ел ьности P . С приходом следующего импул ье1 са из последовательности осуществляется сброс информации в счетчике 35, перевод его в режим работы вычитание" и запись в него информации из регистра 37. go лее процесс повторяется. До момента прихода следующего импульса из последовательности sx, который теперь уж проходит через открытый элемент И 46 40 он осуществляет перевод триггеров 39 и 42 соответственно в единичное и нулевое состояние. В результате элементы И 5 1

52 запираются соответственно для сигналов Ге„и F 1, которые теперь не подаются iS еРг на вход счетчика 35 и на его шину установки в нуль, и в упомянутом счетчике фиксируется абсолютное значение разности между

ЬТк дт„

) ОЕ1 О . где ЬТ„- интервал времени с моменте подачи импульса частоты Р" до момента поступления им" пульса частоты 1 „в конце определения периода.

При этом состояние триггера 4). в момент определения разности характеризует ее знак. Нулевое состояние тригге. ра означает знак плюс, а единичное— минус.

Кек указывалось выше, для эффективного управления длительностью периода выходного сигнала (чтобы корректирующее воздействие в любом случае действовало в сторону увеличения периоде) в

» процессе счета импульсов частоты Р в устройстве для дифференцирования осуществляется запрет в подаче одного импульса не третий вход множительно-делиteabHoro блока 3. Это приводит к тому, 1то длительность периода выходного сигйале уменьшается на величину периоде, В этом случае при положитель"Зу ном и отрицательном знаке разности ьT>—

ЬТ,» следует осуществлять задержку выходного сигнала, но только на равную величину. Для получения правильного результата необходимо далее в .зависимости оТ знака полученной разности получить сумму или разность упомянутой разности с периодом — = т ., Это осуществ-1 р ляется следующим образом. С переводом триггера 42 в единичное состояние под действием сигнала Sx oòêðûâàåòñÿ элемент И 53;отой Р

При этом первый после моменте перевода триггера 42 в единичное состояние импульс из последовательности проходит

1 на выход элемента И 53 и через время, определяемое элементом 63 задержки, переводит триггер 43 в единичное состоятие..При этом открываются элементы

И 54, 55 и на вход счетчика 35 начийеют поступать импульсы опорной частоты Г „„которые подаются до момента

ОП " поступления следующего сигнала из после- . довательности <" . Следующий импульс из последовательности " проходит через открытые элементы И 53,54. В резуль,тате триггер 44 переводится в единичное, а триггер 43 в нулевое состояние. При этом запирается элемент И 55, прекращается подача импульсов Con в счетчике 35 фиксируется информация, либо

7 - тК от б т +(Ь Г ЬтН)

) îï оп в зависимости от состояния триггера 4l, Одновременно с запиранием элемента

И 55 открывается элемент И 56 для сигналов с.частотой rl- T yy . При этом первый импульс с выхода И 56 проходит через открытый элемент И 50 и устанавливает триггеры 44, и 45 в единично состояние (или подтверждает единичное состояние триггера 43,). При этом счетчик Зб, либо переводится, либо подтверж.

79888 3.

20 733(ат п.т" топ

13 дается в режиме работы "вычитание и открывается элемент И 58 для сигналови. г „на вход счетчика 35. Одновременно с этим открывается элемент И 57 для сигналовп„. г" с шины 66 опорного сигнала, которые начинают проходить не вход счетчика 36. Сигналы из последовательности и Сз считывают информацию, записанную в счетчике 35 до момента его обнуления. В этот момент на выхо- 10 де счетчика 35 вырабатывается сигнал, который переводит триггеры 40-45 в нулевое состояние. При этом счетчик 35 переводится в режим работы "сложение", элементы И 49, 54, 56 и 58 запирают- 15 ся, элементы И 50,51- и 52 отпираются и в счетчике 36 фиксируется результат кода коррекции с точностью до постоянного множителя который спустя время, определяемое элементом 64 задержки, переносится в регистр 38 памяти, где и запоминается.

Далее описанный выше процесс по опре- Зр делению следующего значения коррекции периода повторяется. Как видно, окончательный результат в данном блоке получается через период частоты „ . Для результата коррекции каждый- период очевидно достаточно использовать две описанные схемы, работающие в двухтакт.ном режиме.

Итоговое значение частоты на выходе устройства с учетом работы блока 9 определяется выражением вида (для T<„» ): где Т вЂ” интервал времени, задаваемый формирователем стробов.

Таким образом, рассмотренное устройство позволяет в результате учета дробной части периода частоты Р "уменьшить . © погрешность формирования производной и расширить диапазон изменения входйого сигнала.

$$

Ф о р м у л а и з о б р е т е н и. я

1. Устройство для дифференцирования частоты следования импульсов, содержа14 ю шее первый элемент И, подключенный первым входом к входу дифференцируемой частоты устройства, первому входу множительно-делительного блока, первому входу блока вычитания частот, первому входу число-импульсного запоминающего блока, соединенного частотным выходом со вторым входом блока вычитания частот и входом умножителя частоты, и к цервому входу второго элемента И, второй вход которого подключен к первому входу третьего элемента И и выходу первого триггера, подключенного счетным входом через первый элемент задержки к выходу первого элемента И и первому входу второго триггера, соединенного вторым входом с выходом счетчика, шины управления реверсом которого подключены к выходам второго триггера, а счетный вход соединен с выходом третьего элемента И, подключенного вторым входом к входу первой опорной частоты устройства, первому входу формирователя стробов и второму входу число-импульсного запоминающего блока, соединеннного третьим входом с первым выходом формирователя стробов и подключенного кодовым выходом к установочному входу счетчика, вход обнуления которого через второй элемент задержки соединен с входом управления записью регистра памяти, выходом второго элемента И и входом третьегс триггера, подключенного выходом к первому входу четвертого элемента И, соединенного вторым входом с входом второй опорной, частоты устройства, тре1» тьим входом — с входом запуска устройства, а выходом — со счетным входом управляемого делителя частоты, подключенного управляющим входом к выходу регистра памяти, информационный вход которого соединен с кодовым выходом счетчиха, причем второй вход первого элемента И подключен к второму выходу формирователя стробов, соединенного вторым входом с входом запуска устройства и первым входом пятого элемента И, подключенного вторым входом к выходу блока вычитания частот и соединенного третьим входом с выходом четвертого триггера, подключенного входом к выходу множительно-делительного блока, а выход пятого элемента И соединен с первым входом элемента ИЛИ, подключенного выходом i выходу устройства, о т л ич а ю щ е е с я тек, что, с целью повышения точности дифференцирования и рас ширения диапазона изменения входного сигнала, в устройство дополнительно вве15 79888 дены блок задержки, блок сдвига фазы, элемент запрета и блок управления коррекцией, подключенный первым входом к входу дифференцируемой частоты устройства BTopbIM входом к выходу умножителя частоты и первому входу блока сдвига фазы, третьим входом « — к входу второй опорной частоты устройства, четвертым входом — к выходу управляемого делителя частоты и первому входу эле- 10 мента запрета, а выходом» к первому входу блока задержки, соединенного вторым входом с выходом множительно-делительного блока и подключенного выходом к второму входу элемента ИЛИ и второму И входу блока сдвига фазы, выход которого соединен со вторым входом множительно- делительного блока, подключенного третьим входом к выходу элемента запрета соединенного вторым входом с входом 20 дифференцируемой частоты устройства.

2. Устройство по п. 3., о т л и ч а юш е е с я тем, что блок управления коррекцией содержит первый и второй элементы И, соединенные первыми входами с 2S первым входом блока управления коррекцией и подключенные вторыми входами к выходу первого триггера, соединенного первым входом с выходом второго элемента И, входом второго триггера и с 30 первыми входами элементов И первой группы, подключенных вторыми входами к выходам разрядов первого счетчика и соединенных выходами с входами первого регисира памяти, выходы которого подключены к первым входам элементов И второй группы, соединенных вторыми входами г выходом первого элемента задержки и подключенных выходами к входам разрядов первого счетчика, соеди- 40 немного счетным входом с выходом элемента ИЛИ и подключенного входами управлния реверсом к выходам третьего триггера, первый вход которого соединен с выходом первого счетчика и с первым 4 входом третьего элемента И, а вторые входы третьего триггера подключены к выходам четвертого и пятого элементов И, причем первый вход четвертого элемента И, соединенного вторым вхо- у0, дом с выходом второго триггера, подключен к входу обнуления первого счетчика, входу первого элемента задержки и выходу шестого элемента И, соединейного пер вым входом с первым выходом четвертого триггера и с первым входом седьмого элемента И и подключенного вторым входом к четвертому входу блока управления коррекцией и к первым входам

1 16 восьмого и девятого элементов И, при этом второй вход восьмого элемента И подключен ко второму выходу. четвертого триггера, а выход через второй элемент задержки — к счетному входу пятого триггера, соединенного первым выходом с первым входом десятого и вторым входом. девятого элементов И и подключенного вторым выходом к первым входам одиннадцатого и двенадцатого элементов И, причем второй вход одиннадцатого элемента И,соединенного третьим входом со вторым входом блока управления коррекцией подключей к первому выходу шестого триггера и к вторым входам третьего и двенадцатого элементов И, а выход третьего элемента И соединен с первыми входами четвертого, шестого и седьмого триггеров и с входом третьего элемента задержки, подключенного выходом к первым входам элементов И третьей группы, соединенных вторыми входами с выходами разрядов второго счетчика и подключенных. выходами к входам второго регистра памяти, выходы которого соединены с выходом блока управления коррекцией, а вход второго счетчика подключен к выходу двенадцатого элемента И, соединенного третьим входом с шиной опорного сигнала, причем выход первого элемента И подключен к вторым входам первого и четвертого 1риггеров, выход девятого элемента И соединен со вторым входом шестого тригге. ра, подключенного вторым выходом к третьему входу восьмого элемента И, а выход седьмого элемента И, соединенного вторым входом с третьим входом блока управления коррекцией и со вторым входоь десятого элемента И, подключен к первому входу элемента ИЛИ, соединенного вторым входом с выходом десятого элемента И и подключенного третьим входом K вьiход„ тринадцатого элемента И, первый вход которого соединен с выходом одиннадцатого элемента И и с первым входом пятого элемента И, а второй вход тринадцатого элемента И подключен к первому выходу седьмого триггера, соединенного вторым выходом со вторым входом пятого элемента И, подключенного выходом к второму входу седьмого триггера.

Источники информации, примятые во внимание при. экспертизе

1. Сергеев Н. П. и др. Дв ференцируюшие устройства для обработки частотной информации, Изв. ВУЗов "Приборостроение, % 7, 1975, с. 18-77.

17

2. Авторское свидетельство СССР

% 604008, кл. С 06 С 7/18, 1976.

79888 1

18

3. Авторское свидетельство СССР

М 52513.7, кл. 6 06 G 7/18, 1974 (прототип).