Четырехфазный десятичный счетчик

 

Союз Советскик

Соцкалистмчески к

Республик

ОП HCAHHE

ИЗОБРЕТЕНИЯ

< ц790342

К АВТОУСКОМУ СВИА Ь4 ® (61) Дополнительное к авт. свмд-ву(22) Заявлено 18. 12. 78 (21) 2697300/18-21 с присоединением заявкм HP (23) Приоритет—

Опубликовано 23.12.80. Бюллетень Но 47

Дата опубликования описания 23.1280; (53)М. Кл З

Н 03 К 21/06 .

Государственный комитет

СССР по делам изобретений и открытий

53)УДК 681 З27 (088 ° 8) (72) Автор изобретения

Б.Л.Останков

Специальное конструкторское бюро пишущих машин (7 1 ) Заявитель (54) ЧЕТЫРЕХФАЗНЫЙ ДЕСЯТИЧНИЙ

СЧЕТЧИК

Изобретение относится к автоматике и вычислительной технике и может быть использовано для реализации технических средств в этих областях.

Известен четырехфазный десятичный счетчик, содержащий два многоустойчивых элемента памяти и коммутирующий Д-триггер tl ).

Недостатком этого устройства является затраты большого числа логических элементов для построения второго элемента памяти, элементов перезаписи состояния из одного элемента памяти в другой и на построение Д-триггера, Известен четырехйазный десятичный счетчик, содержащий десять элементов И-НЕ, входную шину и десять пар элементов И-НЕ, выходы с первого по десятый элементов И-НЕ соединены соответственно с первыми входами с пятого по десятый и с первого по четвертый элементов И-НЕ и соединены соответственно со вторыми входами с седьмого по десятый и с первого по шестой элементов

И-НЕ, в каждой паре элементов И-НЕ выход первого элемента И-НЕ соединен с первым входом второго эле2 мента И-НЕ, выход которого соединен с первым входом первого элемента И-НЕ,вторые входы первых элементов

И-НЕ каждой пары элементов И-НЕ,начинаяя с первой, соединены соотве тс твенно с выходами десятого и с первого по девятый элементов И-НЕ, вторые входы вторых элементов И-ЧЕ каждой пары, начиная с первой, соединены

10 соответственно с третьими входами с третьего по десятый и с первого по второй элементов И-HE и соединены соответственно с выходами вторых элементов И-НЕ с седьмой по десятую

15 и с первой по шестую пар элементов

И-НЕ, третьи входы вторых элементов И-НЕ которых соединены со входной шиной, выходы с первого по десягый элементов И-HE соединены соответственно с четвертыми входами с шестого по десятый и первого по пятый элементов И-НЕ, выход второго элемента И-НЕ каждой пары элементов

И-kiE, начиная с первой, соединены

25 соответственно с пятыми входами с шестого по десятый и с первого по пятый элементов И-HE (21.

Недостатком этого устройства является большое число входов в элеЗо ментах И-НЕ собственно элемента па790342 мяти (5 10 = 50 входов), что ведет к снижению надежности устройства в целом.

Цель изобретения — повышение надежности.

Пля достижения поставленной цели в четырехфазный десятичный счетчик, содержащий десять элементов И-НЕ, входную шину и десять пар элементов

И-НЕ, выходы с первого по десятый элементов И-НЕ соединены соответственно с первыми входами с пятого по 1© десятый и с первого по четвертый элементов И-НЕ и соединены соответственно со вторыми входами с седьмого по десятый и с первого по шестой элементов И-НЕ, в каждой паре 33 элементов И-НЕ выход первого элемента И-HE соединен с первым входом второго элемента И-НЕ, выход которого соединен с первым входом первого элемента И-НЕ, вторые входы первых ро элементов И-НЕ каждой пары элементов И-НЕ, начиная с первой, соединены соответственно с выходами десятого и с первого по девятый элементов И-НЕ, вторые входы вторых элементов И-НЕ каждой пары, начиная с первой, соединены соответственно с третьими входами с третьего по десятый и с первого по второй элементов И-НЕ и соединены соответственно с выходами вторых элементов И-НЕ с седьмой ЗО по десятую и с первой по шестую пар элементов И вЂ” НЕ, третьи входы вторых элементов И-НЕ которых соединены со входной шиной, выходы вторых элементов И-НЕ каждой пары, начиная 3$ с первой, соединены соответственно с третьими входами первых элементов

И-НЕ с восьмой по десятую и с первой по седьмую пар элементов И-НЕ.

На чертеже представлена электрическая схема четырехфазного десятичного счетчика.

Четырехфазный десятичный счетчик содержит элементы 1-30 И-НЕ и входную шину 31.

Выходы элементов 21-30 И-HE 45 соединены соответственно с первыми входами элементов 25-30 и 21-24

И-НЕ и соединены соответственно.со .вторыми входами элементов 27-30 и

21-26 И-НЕ, выходы элементов 11- ° 50

20 И-НЕ соединены соответственно с первыми входами элементов 1-10 И-НЕ, выходы которых соединены соответ-. ственно с первыми входами элементов

11-20 И-НЕ,вторые входы элементов 55

11-20 И-HE соединены соответственно с выходами элементов 30 и 21-29

И-НЕ, вторые входы элементов

1-10 И-НЕ соединены соответственно с третьими входами элементов 23-30 и 21,22 И-НЕ, и соединены срответственно с выходами элементов 7-10 и 1-6 И-НЕ, третьи входы элементов

1-10 И-НЕ соединены со входной шиной 31, выходы элементов 1-10 и-НЕ соединены соответственно с

65 третьими входами элементов 18-20 и

11-17 И-НЕ.

Элементы 21-30 И-HE образуют собственно десятичный элемент памяти, а пары элементов 1,11; 2,12; ° ..10, 20 И-НŠ— установочные триггеры, Матрица состояний элемента памяти приведена в табл. 1.

Устройство работает следующим образом.

В качестве исходного состояния рассмотрим то состояние, когда на шине 31 состояние логического нуля, а элемент памяти находится в первом состоянии. Тогда на выходах элементов 1 — 10 И-НЕ будут единичные логические сигналы, Из элементов 11-20

И-НЕ только на выходах элементов

12 — 15 И-НЕ будут единичные логические сигналы, а на выходах остальных нулевой логический сигнал, в результате чего по приходу единичного логического сигнала на шину

31 на выходах элементов 2-5 И-НЕ сформируется нулевой логический сигнал. Нулевой логический сигнал с выхода элемента 5 И-НЕ поступит на вход элемента 21 И-НЕ, в .результате чего на выходе последнего установится состояние логической единицы, которая поступит на входы элементов 25 и 27 И НЕ, Но на одном из входов элемента

27 И-НЕ есть нулевой логический сигнал с выхода элемента 23 И вЂ” НЕ, а на всех входах элементов 25 И-НЕ только единичный логический сигнал, следовательно, Hcl его выходе станет нулевой логический сигнал и код элемента памяти станет соответствовать второй строке табл. 1. Несмотря на то, что нулевой логический сигнал с выхода элемента 25 И-НЕ поступает на вход элемента 16 И-НЕ, на выходе элемента 6 И-HE не сформйруется состояние логического нуля в этом такте ° счета, так как на один из входов элемента 6 И-НЕ поступает нулевой логический сигнал с выхода элемента

2 И-НЕ.Причем состояние логического нуля на выходе элемента 2 И-НЕ будет во все время действия первого импульса счета, так как на выходе элемента 12 И-НЕ сохранится логическая единица, хотя на выходе элемента 21 И-НЕ логический ноль сменится на логическую единицу .Более того, если логическая единица на выходе

21 появится слишком скоро (из-за разбросов параметров элементов И-НЕ) то нулевой сигнал на входе элемента

12 с выхода элемента 5 исключит так называемые гонки в устройстве.

Последовательность формирования сигналов на выходах элементов 1-20

И-НЕ в соответствии с последовательностью состояний табл.1 приведена в табл. 2. Причем, в табл. 2 приведены значения сигналов выходов элемен790342

Т а б л и ц а 1

Р состояний

Выходы элементов И-НЕ

1 1 (Г ((() (21 22 23 24 25 26 27 28 29 30

0 0 1

0 0 0

0 . 0 0

10 тов И-HE как при отсутствии импульса на шине 31, (когда логический ноль на этой шине), так и при наличии этого импульса.

Как только первый импульс счета окончится, на шине 31 станет логический ноль, то элемент памяти останется во втором состоянии (код второй строки табл. 1), а эначения выходов элементов 1-20 И-НЕ будут соответствовать третьей строке табл.2 (состояние 2, на шине 31 - логический ноль) .

По приходу следувшего импульса на шину 31 схема работает аналогичным обраэом.

1 1

1 1

1 1

1 1

0 1

0 0

0 0

0 . 0

1 0

1 1

190342

I О I О

1 сч 1

<ч1

1!!1 1

I 1

К1

g I

О I

1!!! I л ч л

10 1

1 ла

1 1

1 1

О О О О О O л

О O

О О О О !

О О О О! I

I л IО л л О О О О Ю О

O О

1 \

I o л л л

О О О О О О Ю Ю л л л ч3 1

1 "I

С

Л

I

I fV !

1

1 Л

Г 1

1 О 1

О л л ч

Ш ж

1 я

0 н

Х

4 О О

О О О О О О О О

О 4 О 5 л

< л л л л л

I 1

1 I

1 Л л О О. л О 4 О

1 1

<у л

1 I

1 — — — !

Л О Л1 О 1 Ю

l 1

Ч О ° О

Х.! 1

2 I

IA 1 ф л л л л л ч О л О 4

О 4 О! i

1 1 о 1

I I

I I

I I л4 О О

O л О л О, л O

1 и) . 1

1 I л л л

4I

1 I

° ф6 4 ! I

l — I

О О л л

Л

1 — — 4

1 (3 1

1 — 4

I 1

О < О Л Л л Ю

< л л Ю

1 1 -4 л

1 «1 !!! 1

Х 3 ! uКХ- !О

1OОХ

1О Н и

1 Ф

О! Х

l% О ОХ lл

О1 К

О л л

О О О О О О О О л

О О О О О О О O О O

О О О О О О О О О О О л

О О О О О О О О О О

О О О О О О О О О ф О 1 Ю> л О л O л О О 4 О (Ю 1

О

О

Ю

Ю

Ю л

1

I ( л

Ю

О

O I

OI

Ю 1

Ol

Ю l

w I!!

l ч 1!

I л I

1 л I

I! л !

1 1

w !

l л !!!

l л !

1 л!

«1! l

Ю!!

О!

Ю!

Ol

1

I

I!!

790342

Формула изобретения

Четырехфазный десятичный счетчик, содержаций десять элементов И-НЕ, входную шину и десять пар элементов

И-НЕ, выходы с первого по десятый элементов И-?lE соединены соответственно с первыми входами с пятого по десятый и с первого по четвертый элементов И-HE и соединены соответственно со вторыми входами с сецъмого цо десятый и с первого по шестой элементов И-НЕ, в каждой паре элементов И-НЕ выход первого элемента И-НЕ соединен с первым входом второго элемента И вЂ” НЕ, выход которого соединен с первым входом первого элемента И-НЕ, вторые входы первых элементов И-НЕ каждой пары элементов И-НЕ, начичая с первой, соединены соответственно с выходами цесятого и с первого по девятый элементов И-HR, вторые входы вторых элементов И-НЕ каждой пары, начиная, с первой, соединены соответственно с третьими входами с третьего по десятый и с первого по второй элементов Vi-НЕ и соединены соответственно с выходами вторых элементов И-НЕ с седьмой по десятую и с первой по шестую пар элементов И-НЕ, третьи входы вторых элементов Й-НЕ которых соединены со входной шиной, о т л и ч а ю щ и и с я тем, что, с целью повышения надежности, выходы вторых элементов И-НЕ каждой пары, начиная с первой, соединены соответ1 ственно с третьими входами первых элементов И-НЕ с восьмой по десятую и с первой по седьмую пар элементов

И вЂ” НЕ.

Источники информации, принятые во внимание при экспертизе

1. Букреев И.Н. и др. Микроэлектронные схемы цифровых устройств.М., Сов. радио, 1975, с. 231, рис.5, 62.

2. Букреев И.Н. и др. Микроэлектронные схемы цифровых устройств.lf., "Сов.радио",1975,с.233,рис.5,64 (прототип) .

ИИПИ Заказ 9076/68 раж 995 Подписное

Филиал ППП Патент, г.ужгород, ул, Проектная, 4