Цифровой умножитель частоты следования импульсов

ОП ИСАНИ Е

ИЗОБРЕТЕН ИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Соизз Советсиик

Социалистичесиик

Республик 790099

4 (6l ) Дополнительное к авт. саид.ву (22) Заявлено 09.11.78 (21) 2681274/18-21 (51)М. Кл;, Н 03 В 19/00 с присоединением заявки Pk

Ввоудеротевнный комитет

СССР (23) П рноритет

Опубликовано 23.12.80. Бюллетень .% 47 (53) УДК 621.374 (088.8) ао делам изобретений н открытий

Дата опубликования описания 25.12.80 (72) Автор изобретения

Ю. Н. Цыбин (7l ) Заявитель

Ленинградский ордена Ленина электротехнический институт им. В. И. Ульянова (Ленина) (54) ЦИФРОВОЙ УМНОЖИТЕЛЬ ЧАСТОТЫ

СЛЕДОВАНИЯ ИМПУЛЬСОВ

Изобретение относится к автоматике и контрольно-измерительной технике и может способствовать, в частности увеличению цевиации в системах контроля.

Известен умножитель частоты, выполненный на основе аналоговой техники и состоящий из линейного интегратора, двух нуль-органов и элемента ИЛИ. Вкодной синусоицальный сигнал поступает на вкоцы первого нуль-органа и линейного

1Î интегратора. На вход второго нуль-органа поступает сигнал с выхода линейного интегратора с фазой 9=Тьф относительно щсодного сигнала.

Нуль-органы формируют узкие импуль15 сы в момент прокождения сигналами соответственно через нулевые точки. Выходы нуль-органов соединены с элементом

ИЛИ. Выходной сигнал логического элемента ИЛИ имеет частоту в четыре раза больше, чем частота входного сигнала 1(.

Недостатком данного устройства является нестабильность работы и низкая точность.

Наиболее близким по технической сущности является цифровой умножитель частоты следования импульсов, выполненный на основе цифровой техники и состоящий из генератора первой опорной частоты, соециненного последовательно с первым счетчиком импульсов, первым входом блока сравнения кодов, буферным устройством и из генератора второй опорной частоты, соециненного последовательно с вторым счетчиком импульсов, устройством памяти и со вторым входом схемы сравнения коцов, вкоды синхронизации второго счетчика импульсов и устройства памяти соединены со входной шиной, а выход буферного устройства соединен с входом установки в ноль первого счетчика импульсов $2j.

Недостатком этого устройства является то, что частота выходного сигнала формируется с ошибкой, определяемой дискретностью измерения периода входного сигнала во втором счетчике импульсов. Величина этой ошибки, приведенная

9009!

30

3 7 ко времени слецования импульсов, может составлять 73 периодов частоты генератора .первой опорной частоты за период частоты сигнала, подлежащего умножению.

Целью изобретения является повышение точности умножения частоты.

Поставленная цель достигается тем, что в цифровой умножитель частоты следования импульсов, содержащий генератор, опорной частоты, первый выхоц которого соединен со входом первого счетчика импульсов, блок памяти, вхоц которого соединен с выходом второго счетчика импульсов, а выход - через блок сравнения кодов, второй вход которого подключен к выходу первого счетчика импульсов, со входом буферного устройства, ввецены делитель частоты, вход которого соединен со вторым выходом генератора опорной частоты, а выход — со входом второго счетчика импульсов, два элемента И, третий счетчик импульсов, вхоц которого соединен с выходом делителя частоты, счетный вход - с выходом первого элемента И и входом установки минус единицы первого счетчика импуль сов, вход установки в нуль которого подключен к выходу второго элемента И, и дешифратор, вход которого соединен с выходом третьего счетчика импульсов, а прямой и инверсный выход - с первыми входами соответственно первого и второго элементов И, вторые входы которых подключены к выхоцу буферного устройст

BB.

На чертеже схематически изображен цифровой умножитель частоты следования импульсов.

Он состоит из генератора 1 опорной частоты, первого счетчика 2 импульсов, блока 3 сравнения кодов, буферного устройства 4, второго счетчика 5 импульсов, блока 6 памяти, делителя 7 частоты, третьего счетчика 8 импульсов, дешифратора 9, первого и второго элемен тов И 10, 11.

Генератор 1 опорной частоты соединен последовательно с первым счетчиком 2 импульсов, первым входом блока 3 срав нения кодов, буферным устройством 4.

Второй счетчик 5 импульсов соединен послецовательно с блоком 6 памяти, со вторым входом блока 3 сравнения кодов.

Входы синхронизации второго счетчика 5 импульсов, блока 6 памяти, делителя 7 частоты соединены со входной шиной. Генератор 1 опорной частоты соединен также с целителем 7 частоты, первый выход

9 4 которого соединен с вторым счетчиком 5 импульсов, а второй - с третьеим счетчиком 8 импульсов. Выход третьего счетчика 8 импульсов соединен с цешифрато ром 9, прямой и инверсный выходы кото рого соединены соответственно с первыми вхоцами элементов И 10, 11. Выход буферного устройства 4 соединен со вторыми входами элементов И 10, 11, выходы которых соединены с входом установки в ноль и входом установки минус ецини цы первого счетчика 2 импульсов соответственно. Вход установки минус ециницы первого счетчика 2 импульсов соединен со счетным входом третьего счетчика 8 импульсов.

Работа предлагаемого устройства осуществляется слецующим образом.

На вход устройства поступают сигналы;в виде узких импульсов, при этом обнуляется второй счетчик 5 импульсов, целитель 7 частоты, а также происходит перенос кода, содержащегося до поступления этого импульса во втором счетчике 5, в блок 6 памяти, а кода, содержащегося в делителе 7 частоты в тре-, тий счетчик импульсов 8. Для этого делитель 7 частоты должен быть выполнен на основе цифрового счетчика импульсов с переполнением. Код из блока 6 памяти поступает на один вход блока 3 сравнения кодов, на второй вход которого поступает код с первого счетчика 2 импульсов, заполняемого импульсамигенератора 1 опор ной частоты, которые поступают также на делитель 7 частоты. Сигнал, проходящий через делитель 7 частоты, от генерато ра опорной частоты 1 др второго счетчика 5 импульсов. служит цля образования в последнем «ода, пропорционального пвриоцу входной частоты, подлежащей умно- жению. Блок 3 сравнения кодов вырабатывает импульсный сигнал в момент равенства кодов на его входах. Этот сиг иал поступает через буферное устройство 4 на входы элементов И 10, 11. При наличии не нулевого кода, пропорциональ ного ошибке измерения периода вторым счетчиком 5 импульсов, в третьем счетчике 8 импульсов с дешифратора 9 поступает разрешающий потенциал на вход эле мента И 11. При этом выходной сигнал буферного устройства 4 поступает на . вхоц установки первого счетчика 2 импульсов, устанавливая послецний в состояние минус .единица и на вход третьего счетчи1 ка 8 импульсов, работа которого органи зована на вычитание. Таким образом, происходит увеличение периода сигнала с

ВНИИПИ Заказ 9053/55 Тираж 995 Подписное

Филиал ППП Патент, r. Ужгород, ул. Проектная, 4

5 790О выхода буферного устройства 4 на один такт частоты генератора 1 опорной частоты и уменьшение кода в третьем счетчике 8 на единицу до тех пор, пока в третьем счетчыке 8 импульсов не сформируется код равный нулю. При этом разрешаюшый потенциал образуется на другом выходе дешыфратора 9 и сигнал с выхода буферного устройства 4 цоступает на вход установки в ноль первого . 1й счетчыка 2 импульсов через элемент .И 10. По, поступленыи очередного ымпульса входной частоты, подлежащей умножению - процесс повторяется. Выходной сигнал буферного устройства 4 являет- д ся также выходным сигналом устройства.

Коэффициент умножения частоты определяется коэффициентом .деления частоты делителем 7 частоты.

Предлагаемый умножитель частоты обеспечивает по сравнению с известны-. ми повышение точности преобразования .частоты, обусловленное коррекцией периода выходного сигнала, причем продопжительность коррекции определяется величиной погрешности измерения периода частоты входного сигнала.

Формула изобретеныя цифровой умножитель частоты следования импульсов, содержащий генератор опорной частоты, первый выход которого

99 6 соединен со входом первого счетчика импульсов, блок памяти, вход которого соединен с выходом второго счетчика импульсов, а выход — через блок сравнения кодов, второй вход которого подключен к выходу первого счетчика импульсов, со входом буферного устройства, о т л ич а ю m и и с я тем, что, с целью повышения точности умножения частоты, в него введены делитель частоты, вход которого соединен со вторым выходом генератора опорной частоты, а выходсо входом второго счетчика импульсов, два элемента И, третий счетчик импульсов, вход которого соединен с выходом делителя частоты, счетный вход - с выходом первого элемента И и входом у сустановки минус единицы первого счетчи» ка импульсов, вход установки в нуль которого подключен к выходу второго элемента И, и дешифратор, вход которого сое динен с выходом третьего счетчика импульсов, а прямой и инверсный выходыс первыми входами соответственно первого и второго элементов И, вторые входы которых подключены к выходу буферного устройства.

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР

М 429501, кл. Н 03 В 19/00, 1972.

2. Патент США М 3798564, кл. 331-1А, 1974.