Устройство для передачи и приема кодированного сигнала изображения

С А и И Е

ИЗОБРЕТЕпИЯ

ОЙ

Союз Советскик

Р.(Социалистических

Республик

<>784816

К ПАТЕНТУ (61) Дополнительный н патенту (22) Заявлено 221076 (21) 2415452/18-09 (23) Приоритет — (32) 24. 10. 75

1 (51)М. Кл З

H 04 N 7/18

Государственный комитет

СССР по делам изобретений и открытий

I (31) 7532628 (33) Франция

Опубликованс1 301180. Бюллетень Мо 44

Дата опубликования описания 30.11.80 (53) УДК 621. 397 (088.8) (72) Авторы изобретения

Иностранцы

Жан Клод Жоливе и Франсуа Ксавье Стул (Франция) Иностранная фирма

"Сосьете Аноним де Телекоммюникасьон" (Франция) (71) Заявитель (54) УСТРОЙСТВО ДЛЯ ПЕРЕДАЧИ И ПРИЕМА

КОДИРОВАННОГО СИГНАЛА ИЗОБРАЖЕНИЯ

Изобретение относится к технике связи и может использоваться в устройствах кодирования и декодирования иэображений.

Известно устройство для передачи 5 и приема кодированного сигнала иэображения, содержащее на передающей стороне последовательно соединенные первый, второй идентичные преобразователи сигнала и блок сжатия сигнала, выход которого через канал связи подключен к приемной стороне, состоящей из последовательно соединенных третьего- и четвертого идентичных преобразователей сигнала. 15

Однако такое устройство имеет большие искажения при передаче и приеме "сигнала изображения.

ЦеЛь изобретения — уменьшение искажений при передаче и приеме сигна- 20 ла изображения.

Для этого в устройство для переда.чи и приема кодированного сигнала изображения, содержащее на передаюцей стороне последовательно соединенные 25 первый, второй идентичные преобразователи сигнала и блок сжатия сигнала, выход которого через канал связи подключен к приемной стороне, состоящей из последовательно соединенных треть- 3р

его и четвертого идентичных преобра зователей сигнала, на передающей стороне первый и второй преобразователи сигналов содержат три регистра, два .блока сложения, два блока вычитания и эапомина мций блок, при этом вход и выход первого регистра подключены соответственно к первым и вторым входам первого блока вычитания и первого блока сложения, выход каждого из которых через соответственно второй регистр и последовательно соединенные третий регистр и второй блок вычитания подключены соответственно к первому и второму входам второго блока сложения, выход которого под клвчен к входу зайомийающего блока, а на приемной стороне. третий и четвертый преобразователи сигнала состоят иэ последовательно соединенных первого, второго и третьего регистров сдви га, двух блоков вычитания, двух блоков сложения"й "заФомййающегб блока, при этом вход первого регистра сдвига подсоединен к первому входу, а выход третьего регистра сдвига подключен ко второму входу блока вычитания, выход которого подключен к первому входу первого блока сложения через умножитель, ко второму входу которого под784816 ключен выход первого регистра сдвига, при этом второй выход регистра сдвига подключен к первым входам соответствен но второго блока сложения и второго блока вычитания, выход каждого из которых подключен соответственно к первому и второму входам запоминающего блока.

На фиг. 1 дана структурная электрическая схема предложенного устройствар на фиг. 2, 3 — матрицы.

Устройство содержит на передающей стороне преобразователи 1, 2 сигнала, блок 3 сжатия, регистры 4-6, блоки

7, 8 сложения, блоки 9, 10 вычитания, запоминающий блок 11 и блок 12 умножения, а на приемной стороне — преобразователи 13, 14 сигнала, регистры

15-17, блоки 18, 19 вычитания, блоки

20, 21 сложения, запоминающий блок

22, блок 23 умножения, разделитель

24 и канал 25 связи.

Устройство работает следующим образом;

Выборки Х, ) рфХ„ р »» частичного изображения йодаются на вход регист1 )2.p»» ра 4 преобразователя 1, который задерживает выборки на время, соответствующее интервалу между двумя последовательными выборками. Вход регистра 4 подсоединен к блокам 7 и

9, которые выполняют суммирование и вычитание двух последовательных выборок Х; p + Х», Р„» ) . Выходы блоков

7 и 9 подключены соответственно к регистрам 5 и б, задержка которых составляет 2 Ф и 4 . В тот момент, когда регистр б принимает на своем входе сигнал Lt„

0„ .1„ . Этот последний раз.ностйый сигнал подается на блок 12, который множит его на величину ф,.Сигнал (х,; z p — Х» )2 Р+. ), выходящий иэ регистра 5, имеет задержку 2с, что необходимо для того, чтобы он сопутствовал сигналуo!,/0„, -Ц< > 2( который выходит из регистра б. Эти два сигнала суммируются в блоке 8 для образования сигнала 0» gp+q . Сигналы, представляющие коэффициенты

О„, 2p и()„ io+» накапливаются в запоминающем Ьлоке 11 так, что коэффициенты, соответствующие строке изоб раже1»ия, образуют строку в запоминающем волоке 11. Затем эти коэффициенты вводятся повторно в запоминающий блок 11.

Преобразователь 2 идентичен преобразователи 1 с той разницей, что регистр 5 имеет задержку на 2 строки, а регистр б — задержку на 4 строки.

Вместо того, чтобы вырабатывать коэффициент U», он вырабатывает коэффициент U . Регистры 5, б этих двух преобразователей 1, 2, у которых ссылочные номера заканчиваются одииаковыми единицами, одинаковы, кроме той части, которая касается укаКоэффициент с определяется экспериментально. Наилучшие результаты получаются при значениях C 0,1-0,2.

Величина 0,125 кажется особенно интересной,как по даваемым ею результатам, так и из-за простоты ее цифрового кодирования.

Декодирующее устройство содержит, как и кодирующее устройство, два одинаковых преобразователя 13, 14 на регистрах 15, 17, один из которых связай с декодированием строк, а второй — с декодированием колонок.

) 40

45 Запоминающий блок 22 первого преобразователя 13 был заполнен строками. и коэффициенты вводились повторно.

Сигнал Ug jp».g подаетс)я на регистр 15 второго преобразователя 14 в котором

50 он задерживается на время с, а также на блок 18. Сигнал О» g>».q выходящий из регистра 15, подается на регистр

16 для задержки на время, а также на блок 20, Сигнал 0»,g>, выходящий

5 из регистра 16, подается на блоки 21, 19 и на регистр 17,имеющий задержку на 24. Сигнал О» . «2, выходящий иэ регистра 17, поДается на блок 18, выход которого подключен к блоку 23 умножения на 0С. Выход блока 23 подсо 0 единен к блоку 20, а выход последнегб соединен с блоками 21 и 19. Наконец, эти две последние упомянутые схемы соединены с запоминающим блоком 11, выход которого является выходом деког

65 дирующего устройства. занной только что задержки.

В запоминающем блоке 11 содержит. ся такое же количество коэффициентов

0, сколько имеется точек в изображении. Эти коэффициенты группируются в запоминающем блоке 11 в квадраты.

Если блокам 9, 10 задано должное направление вычитания, то в каждом квадрате коэффициент Ц» является резуль3) татом взаимодействия четырех точек иэображения, коэффициент U »+» является результатом. взаимодействия двенадцати точек изображения, коэффициент U »+» > является результатом

15 взаимодействия двенадцати точек изображения и коэффициент 0 „+» > »» (фиг.2г) является результатом взаимодействия тридцати шести точек изображения.

Сигналы U подаются на блок 3, заЯ тем они.передаются по каналу 25 к раз- делителю 24.Блок 3 по-разному сжимает сигналы. Он может, например, передавать, сигналы (см; фиг. 2 а) с помощью некоторого числа бит, несколько меньшим числом бит сигналы типа (см.фиг.2 б,в) и еще меньшим числом бит сигналы типа (см. фиг. 2 г). Эти последние сигналы вообще не требуется передавать.

В блоке 3 может использоваться процесс компрессии, известный для случая

30 обычного преобразования Адамара.

784816

О

О -2

1 -1 (,+4,2р i+5,Ù

I+4,2 5

U, i++2.,2p Ъ,2Р> >

И.2,gP>1 <Ъ,2P+<

Ц U..

>;2р i+I,ÀÐ

> 29+1 ь+1 >2p+1

0 0

О о

На фиг. 3 а показано изображение, имеющее 12 точек в строке и 12 строк.

Прямоугольник R, охватывающий шесть выборок, перемещается вдоль строки от положения Яоо, в котором он содержит

I две нулевые точки слева за пределами изображения, к положению R5, в котором он содержит две нулевые точки справа за пределами изображения, Каждое положение прямоугольника R на строке иэображения увеличивает на два коэффициента строку преобразования на фиг. 3 Я . Эти коэффициенты относятся к двум различным типам. Один из них показанный белым, относится к типу01,1р а второй, показанный со штриховкой, относится к типу 01 2p1. p . 15

Это и есть выборки, которые записаны в запоминающем блоке 11.

Прежде чем подвергнуть преобразование строки преобразованию в колонку, меняется коэффициент 0 212р.г1 в мат- ;щ рице (см. фиг. 3 6 ) местами с коэффициентом (jg. +12 с тем, чтобы получить матрицу на фиг. 3 в. Другими словами, матрица порядка 12х12 (см. фиг. 3 б) Разбивается на матрицы порядка 2х2 и эти последние матрицы преобразуются. Эта перестройка матрицы на фиг. 3 5 осуществляемая для получения матрицы на фиг. 3 в, дает возможность применить преобразователь

1, идентичный преобразователю 2, для 30 строк в качестве кодирующего каскада для колонок. Возвращаясь к случаю матрицы выборок бхб, каскад кодирова- .ния для строк служит для умножения каждой выборки строки, формируя ли- 35 нейную матрицу порядка 1хб на общую матрицу множитель порядка бх2, что

Если рассмотреть каждую составляющую матрицу порядка 2х2, образующую матрицу " U коэффициентов", то можно заметить, что они получаются одна из дру- 50 гой путем перестановки.

Преобразование, осуществляемое для матрицы на фиг. 3 а, вновь осуществляется для матрицы на фиг. 3 в, т.е, прямоугольник К, охватывающий шесть выборок, перемещается вдоль строки из положения Я ОО-, когда он охватывает две нулевых выборки обрабатываемой строки — выборки 0 OIO и 0 и выборки Uqp и U O в положение Я5г>. В 60 действительности в запоминающий блок

11 поступают данные, считываемые построчно с матрицы на фиг. 3 в, причем данные верхней и нижней строк запоминаются в регистрах 5, б. 65 обеспечивает получение матрицы поряд ка 1х2 для каждой выборки строки. Все эти матрицы строк образуют результирующую матрицу порядка бх2. Однако, когда получена матрица бх2, т.е. когда средняя и правая матрицы перемножены между собой, остается еще процедура перемножения полученной результирующей матрицы на левую матрицу:

Х E

Это умножение представляет собой операцию перемножения матрицы порядка 2хб на матрицу порядка бх2, что дает результируюцую матрицу порядка.

2х2. Удобно преобразовать матрицу коэффициента U порядка бх2 в матрицу

2хб, и преобразовать общую матрицумножитель порядка 2хб в матрицу бх2, что позволяет использовать тот же ,алгоритм умножения, который применен для преобразования строк и для преобразования колонок.

Принимая, что преобразование матричного произведения равно произведении преобразований, взятому в обратном порядке, произведение может быть записано путем замены матрицы (E) матрицей (I ) и матрицы (11) — матрицей (.1X ) и изменением направления умноженйя:

Когда прямоугольник R перемещается вдоль четных строк матрицы на фиг. 3 в (белые квадраты), то вырабатываются коэффициенты вида Ц,2p, LI< « >>, при перемещении вдоль нечетных строк (косая штриховка) — вырабатываются коэффициенты О л, 2 р 1 > 0 1 +1,2 р+ 1 °

Матрица на фиг. 3 r заполняется строка за строкой коэффициентами разного вида, причем первые, показанные знаком "..), соответствуют виду 0 2 „2 p > вторые, показанные знаком %23, coвиДУ 0 2 „, » > р тРетьи, показанные знаком 23, соответствуют виду О2„ р, и четвертые, показанные знаком цййй3, соответствуют виДУ 02.(+1,2 р+1 °

В предложенном устройстве уменьшаются искажения при передаче и приеме сигнала йзображения.

784816

ФОРмУла изобретения

Устройство для передачи и приема кодированного сигнала изображения, содержащее на передающей сторойе последовательно соединенные первый, второй идентичные преобразователи сигнала н блок сжатия сигнала, выход 5 которого через канал связи подключен к приемной стороне, состоящей из последовательно соединенных третьего и четвертого идентичных преобразователей сигнала, о т л и ч а ю щ е е с я тем 10

I что, с целью уменьшения искажений при передаче и приеме сигнала изображения, на йередающей стороне первый и второй преобразователи сигналов содержат три регистра, два блока сложения, два бло- Я ка вычитания и запоминающий блок, при этом вход .и выход первого регистра подключены соответственно,к первым и вторым входам первого блока вычитания и первого блока сложения, выход каЖдо- 2 го иэ которых соответственно через второй регистр и послеловательно соеди-ненные третий регистр и второй блбк вычитания подключены соответственно к Первому и второму входам второго блока сложения, выход которого подключен к входу запоминающего блока, а на приемной стороне третий и четвертый преобразователи сигнала состоят иэ последовательно соединенных первого, второго и третьего регистров сдвига, двух блоков вычитания, двух блоков сложения и запоминающего блока, при этом вход первого регистра сдвига цодсоединен к первому входу,а выход третьего регистра сдвига подключен к второму входу блока вычи- . тания, выход которого подключен к пернаму входу первого блока сложения через умножитель, к второму входу которого подключен выход первого регистра сдвига, при этом второй выход регистра сдвига подключен к первым входам соответственно второго блока сложенйя и второго блока вычитания, выход каждого иэ которых подключен соответственно к первому и второму входам запоминающего блока.

784816 о Ф

o o î o o î O 0 О..О О О

0 О 0 О О 0,0 О О O О О

О О о о о о о о о о о о ф о о о о

o o

ВНИИПИ .. Заказ 8615/69

Тираж 729 Подписное

Филиал ППЛ "Патент", г. Ужгород,ул.Проектная,4