Логическое запоминающее устройство
ОПИСАНИЕ
ИЗОБРЕтКНИЯ
К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ
Союз Советских
Социалистических
Республик
<н780042 (61) Дополнительное к авт. свид-ву— (22) Заявлено 20. 11. 78 (21) 2685696/18-24 с присоединением заявки ¹â€” (23) Приоритет—
Опубликовано 151180. Бюллетень ¹ 42
Дата опубликования описания 183.180 (я)М К„.3
G 11 С 15/00
Государственный комитет
СССР по делам изобретений н открытий (Ç) УД) 681. 327 (088.8) (72) Авторы изобретения
Т.Э.Темирханов и Г.И.Кукулиев (71) Заявитель
Дагестанский политехнический институт (54) ЛОГИЧЕСКОЕ ЗАПОМИНА!ОЩЕЕ УСТРОЙСТВО
Изобретение относится к области запоминающих устройств.
Известно логическое запоминающее устройство, содержащее накопитель, дешифраторы адреса, регистр адреса, з регистр входного слова, элементы И. элементы ИЛИ, элементы HE (1).
Недостатком этого устройства является низкое быстродействие..
Наиболее близким техническим реше 10 нием к данному изобретению является логическое запоминающее устройство, содержащее накопитель, дешифраторы адреса, регистр адреса, первый и второй регистры слова, первую группу $5 элементов И и элементы ИЛИ, причем адресные входы дешифраторов адреса подключены к выходам регистра адреса, а выходы — к входам накопителей, первые входы элементов И первой группы 20 подключены соответственно к шинам управления, вторые входы — к выходам второго регистра слова, а выходы— к хо ам элементов ИЛИ 2 в д ll
Недостатком этого устройства явля. ется его низкое быстродействие вслед ствие невозможности реализации.каждой из логических операций за одно обращение к накопителю. 30
Ф
1" " ""
Ъ
Целью изобретения является повышение быстродействия устройства.
Поставленная цель достигается тем, что устройство содержит вторую и третью группы элементов И, причем первые входы элементов И второй группы соединены с одной из шин управления, а выходы — с информационными входами накопителей, вторые входы одних из элементов И второй группы подключены к прямым выходам первого регистра слова, а вторые выходы других элементов И второй группы— к инверсным выходам первого регистра слова, пряьые выходы накопителей соединены с.первыми входами одних из элементов И третьей группы, а инверсные выходы - с первыми входами других элементов И третьей группы, выходы элементов ИЛИ подключены к вторым входам элементов И третьей группы, выходы одних из которых сое. динены с входами установки в "1" первого регистра слова, а выходы других — c входами установки в "0" первого регистра слова.
На чертеже изображена. блок-схема . предложенного устройства. устройство содержит накопители 1, имеющие прямые 2 и инверсные 3
780042 где „ (с+1) — состояние элемента памяти в момент(с +1), q. (t) — состояние элемента па15 " мяти в момент времени (с);
r,r,r r — управляющие сигналы на управляющих шинах 15, 16,17,18.
20 х — двоичная переменная, записанная в регистре
13 слова.
Реализуемые таким элементарным автоматом логические операции между
25 перел(енной Х, записанной в регистре 13 слова и переменной У, записанной в выбранной ячейке памяти, при различных его исходных состояниях и комбинациях управляющих сигналов, полученные из данного выражения, приведены в табл., где Р— сигнал на выходе элемента ИЛИ 12,1 ., К - сигнал на выходе элемента ИЛИ 12,2. огичесУ 1
0 У
Х Хлу Хьу Х
0 0 : Х Хьу .
ХФУ 0
0 0
Х/У 1
1 0
0 Х- У
Х Х У
Х Х
1 0
0 Х
1 Х
0 Х
ХО+У Х
Х
Ф
УьХ 0
УФХ j
Х Х
Х У Х
Хлу 0
1 1
1 Хфу
0 Хчу
X Х
1 Х
0 Х
1 Х
0 Х
1 Х
0 1
1 1
0 1
1 1
Х ХЭУ
1 Хьу
1
1
0 1
Х У Х
Х Х/У
1 У
Х У Х
Х- У Х
У 0
Работу устройства поясним на примере реализации логической операции "сумма по модулю 2" между двумя двоичными переменными Х, записанной в регистре 13 слова„ и У, за- 65
1 выходы, дешифраторы 4 адреса, регистр
5 адреса, первую 6,1-6,4 и вторую
7 группы элементов И, первый регистр
8 слова, имеющий прямые 9 и инверс.ные 10 выходы, третью группу элементов И 11, элементы ИЛИ 12,1 и 12,2, второй регистр 13 слова, управляющие шины 14-18.
Адресные входы дешифраторов 4 адреса подключены к выжодам регистра
5 адреса, а выходы — к входам накопителей 1, Первые входы элементов H первой группы 6,1-6,4 подключены соответственно к шинам 15-18 управле. ния, вторые входы — к выходам второго регистра 13 слова, а выходы — к входам элементов ИЛИ 12,1 и 12,2.
Прямые выходы 2 накопителей 1 соединены с первымм входами одних из элементов И 11 третьей группы,а инверсные выходы 3 — с первыми входами других элементов И 11 третьей группы. Выходы элементов ИЛИ 12,1 и 12,2 подключены к вторым входам элементов И 11 третьей группы, выходы одних из которых соединены с входами установки в "1" первого регистра 8 слова, а выходы других с входами установки в "0" первого регистра 8 слова.
Первые входы элементов И второй группы 7 соединены с шиной 14 управления, а выходы — с информационными входами накопителей 1. Вторые входы одних из элементов И второй
0 0 0 0 0
0 0 0 1 0
0 1
0 1
1 0
1 0
1 1
1 .1
0 0
0 0
0 1
1 1
1 0
1 0
1 1
1 1 группы 7 подключены к прямым выходам 9 первого регистра слова 8, а вторые выходы других элементов И второй группы 7 — к инверсным выходам
10 первого регистра 8 слова.
Анализ работы устройства можно про вести, представляя его как элементарный автомат с двумя входами, функция переходов которого с учетом управляющих сигналов имеет вид: с (") =q, (t) (r>xч 4 х ч гъ|4) vq„(t)(r„xvr хчr„r ), писанной в выбранной ячейке накопителя 1. Результат операции записывается на место переменной .
Для этого в течение тактового им- пульса на управляющих шинах 16 и 18
780042 и шине 14, ио которой поступает сигнал разрешения записи, необходимо. установить нулеВое значение сигналов, а на управляющих шинах 15 и 17 — еди- . ничное значение сигналов. При этом через элементы И 6,1 и ИЛИ 12,1 проходит сигнал, повторяющий переменную Х, а через элементы И
6,3 и ИЛИ 12,2 проходит сигнал, повторяющий инверсное значение переменной Х. В зависимости от значения переменной К, то есть от состояния выбранной ячейки памяти и, следовательно, прямых 9 и инверсных 10 выхоцов накопителя 1 регистр 8 слова через элементы И 11 третьей группы записывается функция Х 9 7 !5
По окончании тактового импульса, в паузе, на управляющую шину 14 (разрешения записи) подается единичное значение сигнала, а на управляющие шины 15,16,17,18 — нулевое. Это поз- 2О воляет переписать содержимое регистра 8 слова в выбранную ячейку накопителя 1.
Результат операции получается в выбранной ячейке накопителя 1 к началу следующего тактового импульса.
Таким образом, операция выполняется за одно обращение к накопителю 1.
Технико-экономическое пруимущество предложенного устройства заключается в том, что оно обеспечивает выполнение каждой логической операции за время одного обращения к накопителю, за счет чего повышено быстродействие этого логического запоминающего уст ройства. 35
Формула изобретения
Логическое запоминающее устройст 40 во, содержащее накопители, дешифраторы адреса, регистр адреса, первый и второй регистры слова, первую группу элемейтов И и элементы ИЛИ, причем адресные входы дешифраторов адреса подключены к выходам регистра адреса, а выходы — к входам накопителей, первые входы элементов И первой группы подключены соответственно к шинам управлений, вторые входы к выходам второго регистра слбва, а выходы — к входам элементов ИЛИ, о т л и ч а ю щ е.е с я тем, что, с целью повышеййя быстродействия устройства, оно содержит вторую и третью группы элементов И, причем первые входы элементов И второй группы соединены с одной из шин управления, а выходы — с информационными входами накопителей, вторые входы одних из элементов И второй группы подключены к прямым выходам первого регистра слова, а вторые выходы других элементов И второй группы — к инверсным выходам первого регистра слова, прямые выходы накопителей соединены с первыми входами одних из элементов И третьей группы, а инверсные выходы с первыми входами других элементов
И третьей группы, выходы элементов
ИЛИ подключзны к вторым входам элементов И третьей группы, выходы одних из которых ссединены с входами установки в "1" первого регистра слова, а выходы других — с входами установки в "0" первого регистра слова.
Источники информации, принятые во внимание при экспертизе
1.Авторское свидетельство СССР
Р 477464, кл. 6 11 С 15/00, 1974.
2.Авторское свидетельство СССР
Ф 501421, кл. G. 11 C 15/00, 1974 (прототип).
780042
Составитель В. Гордонсва
Редактор Л.Морозова Техред T.Ìàòo÷êà Корректор И.Муска
Заказ 9331/17 Тираж 662 Подписное
ВНИИПИ Государственного комитета СССР по делам изобретений и открытий
113035, Москва, Ж-35, Раушская наб., д.4/5
Филиал ППП"Патент", r.Óæãoðoä,óë.Ïðoåêòíàÿ,4
