Устройство синхронизации

Союз Советских

С о@йейксткческкх

Республик (Й ) Дополнительное к авт. саид-ву(22) Заявлено 2302.79 (21) 2729035/18-09 (51)М. Кл.

Н 04 7/08 с присоединением заявки HP

Государственный комитет.

СССР по делам изобретений и открытий (23) Приоритет

Опубликовано 231 80 Бюллетень NP 39

Дата опубликования описания 25,10,80 (53) УДК б21.394..862(088.8) (72) Авторы изобретения

Ю.А. Гвергждис и А.A . .Каяцкас (71) Заявитель

Каунасский политехнический институт им. Антанаса Снечкуса (54) УСТРОЙСТВО СИНХРОНИЗАЦИИ

Изобретение относится к рациотехнике и может использоваться в системах передачи дискретной информации с временнйм уплотнением.

Известно устройство синхронизации, содержащее и каналов, каждый из которых состоит из последовательно соединенных входного ключа, первого делителя частоты, фазового дискриминатора и усилителя, а также управляющий элемент, объединенный по входу с входным ключом, при этом выходы управляющего элемента подключены к другим входам входного ключа и первого делителя частоты, причем выходы всех каналов подключены к входам сумматора, выхоц которого через последовательно соединенные фильтр нижних частот, управляемый генератор и второй делитель частоты подключен к другим входам фазовых дискриминаторов и управляющих элементов всех каналов (1)

Однако известное устройство обладает низкой надежностью работы в условиях изменяющейся (нестабильности) частоты поступающего синхросигнала и низкой точностью синхронизации.

Цель изобретения — повышение точности синхронизации.

Указанная цель достигается тем, что в устройство синхронизации, содержащее и каналов, каждый из которых состоит из последовательно соединенных входного ключа, первого делителя частоты, фазового дискриминатора и усилителя, а также управляющий элемент, объединенный по входу с входным ключом, при этом выходы управляю1О щего элемента подключены к другим входам входного ключа и nepaoro делителя частоты, причем выходы всех каналов подключены к входам сумматора, выход которого Через последователь15 но соединенные фильтр нижних частот, управляемый генератор и второй делитель частоты подключен к другим входам фазовых дискриминаторов и управляющих элементов всех каналов,. вве20 дены два коммутатора, анализатор, два селектора, два счетчика, блок вычисления, решающий блок, блок управления, генератор меток и фор 1ирователь импульсов опроса, причем вхо 5 ды входных ключей соединены с входами первого коммутатора, выход которого через анализатор подключен к первым входам селекторов, выходы которых через соответствующие счетчнЗО ки подключены к входам блока вычис773946

Формула изобретения ления, выход которого через последовательно соединенные решающий блок и второй коммутатор подключен к третьим входам входных ключей всех каналов, причем выход управляемого генератора подключен к другому входу анализатора и входу генератора меток, выходы которого подключены соответственно к другим входам селекторов и входу блока управления, выходы которого подключены соответственно к третьим входам селекторов, другим входам счетчиков, вычислительного блока и первого и второго коммутаторов, а через формирователь импульсов опроса к другому входу решающего блока.

На чертеже приведена структурная .электрическая схема предложенного устройства. Устройство синхронизации содержит п каналов, каждый иэ которых состоит из входного ключа 1, управляющего элемента 2, первого делителя 3 частоты, фазового дискриминатора 4 и усилителя 5, второй делитель 6 частоты, сумматор 7, фильтр 8 нижних частот, управляемый генератор 9, первый коммутатор 10, генератор 11 меток, второй коммутатор 1?, анализатор 13, блок 14 управления, два селектора

15, два счетчика 16, формирователь

17 импульсов опроса, блок 18 вычисления и.решающий блок 19.

Устройство. синхронизации работает следующим образом.

Работа предложенного устройства основана на идентификации нестабильности входного синхросигнала с априори известной нестабильностью частоты управляемого генератора 9.

Входной синхросигнал тактовой частоты, который выделяется в узле из поступающих импульсных потоков других узлов интегральной сети связи, поступает на вход входных ключей 1 и на первый коммутатор 10, с выхода которого подается. на вход анализатора

13, на другой вход которого подается синхросигнал управляемого генератора 9. На выходе анализатора 13 получаем информацию о нестабильности частоты входного синхросигнала в виде импульсной последовательности, которая через селекторы 15 подается на вход счетчиков 16. Работа селекторов 13 управляется генератором 11, который задает время измерения, Селекторы 15 работают последовательно, сначала включается один на определенное время, задаваемое генератором

11, а затем второй на тот же интервал времени. После того как сработали оба Селектора 15, они закрываются на некоторое время, которое задается блоком 14, а он в свою очередь рабо. тает в зависимости от генератора 11. . С. выхода селекторов 15 импульсные сигналы, несущие информацию с нестабильности частоты входного синхро5 !

О

45 сигнала, поступают в счетчики 16, которые управляются блоком 14, выдающим счетчикам 16 управляющие сигналы установки начального состояния после каждого цикла работы . С выходов счетчиков 16 сигнал в виде числового кода поступает в блок 18, который на выходе выдает информацию о нестабильности входного синхросигнала в виде числового кода. Она поступает в решающий блок 19, который по поступившей информации и при наличии импульсов опроса с выхода формирователя

17 принимает соответствующее решение.

Если измеренная нестабильность входного синхросигнала за стандартный про межуток времени находится в априори допустимых пределах, то решающий блок

19 не выдает никакой. команды управления, в противном случае на выходе решающего блока 19 появляется управляющая команда, которая через соответствующий выход второго коммутатора 12 поступает на входной ключ 1 соответствующего канала синхронизации и отключает этот синхросигнал от входа.

Работа первого коммутатора 10 и второго коммутатора 12 управляется блоком 14, который каждый раэ после окончания цикла работы переключает первый и второй коммутаторы 10 и 12 на другой канал. Таким образом повышается надежность синхронизации при исключении входных синхросигналов большой нестабильности.

Если команда об отключении входного синхросигнала не поступает на входной ключ 1 от решающего блока

19, то этот синхросигнал поступает на первый делитель 3, в который через управляющий элемент 2 подаются команды начальной установки Х, У, Z.

Управляющий элемент 2 также отключает входной канал через входной ключ 1 в аварийных ситуациях. С выхода первого делителя 3 сигнал поступает на один вход фазового дискриминатора 4, на.второй вход которого подается сигнал управляемого генератора 9 с выхода второго делителя 6, Фазоразностный сигнал поступает на вход усилителей 5 и на сумматор 7, где суммируется с аналогичными сигналами других каналов синхронизации, потом через фильтр 8 управляет частотой управляемого генератора 9.

Устройство синхронизации, содержащее и каналов,,каждый из которых состоит иэ последовательно соединенных входного ключа, первого делителя частоты, фазового дискриминатора и усилителя, а также управляющий элемент, объединенный по входу с входным ключом, при этом выходы управляющего

773946

Составитель A-. Сагадиев

Техред А. Щепанская Корректор С. Шекмар

Редактор A. Мотыль

Заказ 7534/81 Тираж 729 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП "Патент", r. Ужгород, ул. Проектная, 4 элемента подключены к другим входам входного ключа и первого делителя частоты, причем выходы всех каналов подключены к входам сумматора, выход которого через последовательно соединенные фильтр нижних частот, управляемый генератор и второй делитель частоты подключен к другим входам фазовых дискриминаторов и управляющих элементов всех каналов, о т л и ч аю.щ е е с я тем, что, с целью повышения точности синхронизации, введены два коммутатора, анализатор, два селектора, два счетчика, блок вычисления, решающий блок, блок управления, генератор меток и формирователь импульсов опроса, причем входы вход- 35 ных ключей соединены с входами первого коммутатора, выход которого через анализатор подключен.к первым

Входам селекторов, выходы которых через соответствующие счетчики подклю- щ чены к входам блока вычисления, выход которого через последовательно соединенные решающий блок и второй коммутатор подключен к третьим входам входных ключей всех каналов, причем выход управляемого генератора подключен к другому входу анализатора и входу генератора меток, выходы которого подключены соответственно к другим входам селекторов и входу блока управления, выходы которого подключены соответственно к третьим входам селекторов, другим входам счетчиков, вычислительного блока и первого и второго коммутаторов, а через формирователь импульсов опроса к другому входу решающего блока.

Источники информации принятые во внимание при экспертизе .

1. Патент ФРГ Р 1591593, кл. Н 04 J 3/Об, 1977 (прототип).