Устройство для сопряжения цифровых вычислительных машин
Устройство для сопряжения цифровых в вычислительных машин, содержащее первый регистр сдвига, информационный вход которого соединен с первым входом первого элемента И и подключен к выходу первого согласующего элемента, вход которого является первым информационным входом устройства, установочные входы первого регистра сдвига соединены с выходом второго элемента И, а выходы - подключены к информационным входам буферного регистра, выходы которого соединены с первыми входами элементов И первой группы, вторые входы которых являются первым управляющим входом устройства, а выходы - группой информационных выходов устройства, формирователь одиночных импульсов, вход которого является входом синхроимпульсов устройства, а выход подключен ко второму входу первого элемента И, выход которого соединен с единичным входом первого триггера, нулевой вход первого триггера подключен к выходу старшего разряда первого регистра сдвига, а нулевой выход - к первому входу второго элемента И, второй вход которого соединен со входом формирователя одиночных импульсов, второй регистр сдвига, установочные входы которого соединены с выходами элементов И второй группы, первые и вторые входы которых являются вторым информационным и вторым управляющим входами устройства - соответственно, старший разряд второго регистра сдвига подключен ко входу второго согласующего элемента, выход которого является информационным выходом устройства, второй и третий триггеры, причем единичный вход второго триггера соединен с вторым управляющим входом устройства, а единичный и нулевой выходы подключены к первым входам третьего и четвертого элементов И, - соответственно, второй вход третьего элемента И соединен со вторым входом четвертого элемента И и является третьим управляющим входом устройства, а выход четвертого элемента И подключен к нулевому входу третьего триггера, выход которого является управляющим выходом устройства, отличающееся тем, что, с целью упрощения устройства и повышения его надежности оно содержит элемент НЕ, пятый элемент И, первый вход которого подключен к выходу формирователя одиночных импульсов, второй вход соединен через элемент НЕ с единичным входом третьего триггера и подключен к выходу старшего разряда первого регистра сдвига, а выход - соединен с управляющим входом буферного регистра, шестой элемент И, вход которого подключен к выходу формирователя одиночных импульсов, второй вход - к единичному выходу первого триггера, а выход соединен с управляющим входом первого регистра сдвига, седьмой и восьмой элементы И, первый входы которых подключены к выходу формирователя одиночных импульсов, второй вход восьмого элемента И соединен с выходом второго согласующего элемента, третий вход - с единичным выходом третьего триггера, а выход - подключен к нулевому входу второго триггера, четвертый триггер, единичный вход которого подключен к выходу третьего элемента И, а единичный выход - ко второму входу седьмого элемента И, пятый триггер, единичный и нулевой входы которого соединены с выходами седьмого и восьмого элементов И - соответственно и девятый элемент И, первый вход которого соединен со входом синхроимпульсов устройства, второй вход - с единичным выходом пятого триггера, а выход подключен к нулевому входу четвертого триггера и управляющему входу второго регистра сдвига.
