Устройство для преобразования разности частотно-импульсных сигналов в код

 

Союз Советскик

Социалистических

Республик

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВ %ТЕЛЬСТВУ

<1,756728 (61) Дополнительное к авт. сеид-ву(22) Заявлено 120776 (21) 2386934/18-21 с присоединением заявки Но (23) Приоритет

Опубликовано 230780. Бюллетень МЮ 27

Дете опубликования описания 30.07.80 (51)М. Кл.з

Н 03 К 13/20

Госуяарстаенний квинтет

СССР

rio делан нзобретеннй н отнритнй (53) УДК 621. 314. .26:621.374.32 (088.8) (72) Автор изобретения

Ю.В. Каллиников

Нау но-исследовательский н проектный институт по комплексной автоматнэации нефтяной и химической промышленности Нефтехимавтомат (71) Заявитель (54) УСТРОЙСТВО ДЛЯ ПРЕОБРАЗОВАНИЯ РАЗНОСТИ

ЧАСТОТНО-HMPPJIbCPHW CH1 H 8 B KOQ

Изобретение относится к технике частотно-импульсного моделирования п автоматике, измерительной и вычислительной технике и может найти применение д, я высокоточного измерения разности частот сигналов в быстродействующих цифровых системах управления и в информационнс-измерительных системах с частотно-импульсной входной информацией.

Известны устройства для измерения разности частот входных сигналов с представлением результата в виде параллельного кода, построенные на дискретных элементах и счетных блоках 11 и 21 . Эти устройстsa имеют ограниченные точность, функциональные воэможности и узкий диапазон возможного изменения входных частот.

Наиболее близким к изобретению является устройство для преобразования разности частотно-импульсных сигналов в код, содержащее блок уп- с5 равления, вентиль, счетчик результата и генератор опорной частоты, причем первый выход блока управления подключен к управляющему входу вентиля, а второй выход подключен к входу обнуления счетчика результата,, счетный вход которого подключен к выходу вентиля $3) .

Это устройство, обладая высоким быстродействием, имеет ограниченную точность„ а также позволяет измерять только абсолютное значение разности сравниваемых частот, тогда как часто требуется также определение знака рассогласования и момента равенства по величине сравниваемых сигналов. Кроме того, использованные в известном устройстве блоки ограничив=ют возможный диапазон изменения сравниваемых частот, а также могут давать ложные результаты при совпадении во времени импульсов сравниваемых частот.

Цель изобретения — увеличение точности, расширенйе области применения, упрощение и уменьшение флуктуаций мгновенного значения выходной частоты.

ДЛя этого в устройство введены неуправляемый делитель частоты, два множительно-делительных блока с элементами управления и логический блок, входы которого подключены к входным шинам устройства, а выходы750728

25 к первым входам соответствующих множительно-делительных блоков, вторые входы которых подключены к выходу неуправляемого делителя частоты, вход которого, а та.;же третий вход первого множительно-делительнсго блока подключены к выходу генератора опорной частоты, причем выход первого множительно-делительного блока подключен к третьему входу второго множительно-делительного блока, выход которого подключен к импульсному входу вентиля сч тчика результата, первый вход блока управления устройством подключен к нторому выходу логи".еского блока, второй вход блока управления подключен к выходу неупранляемого делителя, третий вход блока управления подключен к второму выходу первого множительноделительного блока, четвертый, пятый и шестой входы блока управления под- 20 ключены к соответствующим ьыходам элемента управления вторым множительНо-делительным блоком, третий вход которого подключен к третьему выходу блока управления устройством, седьмой вход которого подключен к шине Пуск устройства.

С целью упрощения блок управления устройством содержит нычитающий счетчик, группу вентилей переноса кода, два триггера, два вентиля, два элемента задержки, дна элемента ИЛИ, формирователь и элемент И, причем первый вход блока управления устройством подключен к импульсному входу первого вентиля, управляющий вход которого подключен к "единичному" выходу первого триггера, соответствующий вход которого через первый элемент задержки подключен также к первому входу блока, выход первого вентиля 40 подключен к первому входу элемента

И, через второй элемент задержки — к второму выходу блока и через лерный элемент ИЛИ вЂ” к нулевому входу второго триггера, "единичный" выход кото- 4 рого подключен к перному выходу блока, а "единичный" вход — к выходу вычитающего счетчика, счетный вход которого подключен к второму входу блока через второй вентиль, улранляю- 5р щий вход которого подключен к четвертому входу блока, третий вход которого подключен к входам разрядон вычитающего счетчика через группу вентилей переноса кода, объединенные управляющие входы которых подключены к пятому входу блока, шестой вход блока подключен к входу обнуления вычитающего счетчика, выход которого подключен к третьему выходу блока и через формирователь — к второму входу элемента 60

И, выход которого подключен к первому входу второго элемента ИЛИ, второй вход которого подключен к седьмому входу блока, а выход — к "нулевому" входу первого триггера и через первый элемент ИЛИ вЂ” к нулевому входу нторого триггера.

С целью уменьшения флуктуаций мгновенн-то значения выходной частоты каждый множительно-делительный блок выполнен из счетчика, группы вентилей пвреноса кода, элемента угравления и управляемого делителя частоты, содержащегс вычитающий счетчик и регистр памяти, соединенные разрядами через группу вентилей переноса кода, причем второй вход множительно-делительного блока подключен к счетному входу счетчика, выходы разрядов которого подключены через группу вентилей к управляющему входу управляемого делителя, счетный вход которого подключен к третьему входу множительно-делительного блока, а выход к первому .выходу множительно-делительного блока и к первому входу элемента управления, второй вход которого подключен к первому входу множительНо-делительного блока, а выходы — к входам обнуления счетчика и регистра памяти, а также к объединенным управ-. ляющим входам соответствующих групп вентилей переноса кода, причем второй выход первого множительно-делительного блока является выходом разрядов регистра памяти.

На чертеже дана функциональная блок-схема устройства для преобразования разности частотно-импульс-. ных сигналов н код.

Устройство содержит генератор 1 опорной частоты, неуправляемый делитель 2 частоты, два множительноделительных блока (МДБ) 3 и 4, вентиль 5, счетчик 6 результата, блок

7 управления устройством и логический блок 8.

Множительно-делительный блок 3(4) выполнен из управляемого делителя

9(10) частоты, содержащего вычитающий счетчик 11, регистр 12 памяти и вЂ,ðóïïó вентилей 13 переноса кода из счетчика 14(15), групп вентилей

16(17) переноса кода и элемента улранления 18(19).

Блок 7 управления устройством содержит вычитающий счетчик 20, группу вентилей 21, триггеры 22 и 23, вентили 24 и 25, элементы задержки 26 и 27, элементы ИЛИ 28 и 29, формирователь 30 и элемент

И 31.

Логический блок 8 содержит триггеры 32 и 33, нентили 34 — 39 и элементы ИЛИ 40 и 41.

В блоке 7 первый вход подключен к импульсному входу первого вентиля 25, управляющий вход которого подключен к "единичному" выходу лерного триггера 22, соответствующий вход которого через первый элемент

26 задержки подключен также к первому входу блока 7. Выход первого вентиля 25 подключен к первому вхо750728 ду элемента И 31, через второй эле-. мент 27 задержки — к второму выходу блока 7 и через первый элемент

ИЛИ 29 — к нулевому входу второго триггера 23, "единичный" выход которого подключен к первому выходу блока 7, а "единичный" вход — к выходу вычитающего счетчика 29. Счетный вход счетчика 29 подключен к второму входу блока 7 через второй вентиль 24, управляющий вход которого подключен к четвертому входу блока,7 Третий вход блока 7 подключен к нходам разрядов вычитающего счетчика .20 через группу вентилей

21 переноса кода, объединенные управляющие входы которых подключены к пятому входу блока, шестой вход блока подключен к входу обнуления вычитающего счетчика, а выход последнего подключен к третьему выходу блока 7 и через формирователь 30 к второму входу элемента И 31, выход которого подключен к первому входу второго элемента ИЛИ 28, второй вход которого подключен к седьмому входу блока 7, а выход — к

"нулевому" входу первого триггера

22, и через первый элемент ИЛИ 29 к нулевому входу второго триггера 23.

В управляемом делителе 9 (10)

МДБ 3 (4) вычитающий счетчик 11 соединен разрядами через группу вентилей 13 переноса кода с регистром 12 памяти. Второй вход МДБ 3 (4) подключен к счетному входу счетчика 14 (15), выходы разрядон которого подключены через группу вентилей 16 (17) к,управляющему входу управляемого делителя 9 (10). Счетный вход делителя 9 (10) подключен к тре ьему входу блока 3 (4), а выход — к первому выходу блока 3 (4) и к первому входу элемента управления 18 (19), второй вход которого подключен к первому входу блока 3 (4), а вьходы — к входам обнуления счетчика

14 (15) и регистра 12 памяти, а также к объединенным управляющим нходам соответствующих групп вентилей 13 и 16 переноса кода, причем второй выход первого множительно-делительного блока 3 является выходом разрядов регистра 12 памяти и подключен к входам группы вентилей 21 блока 7.

Выход счетчика 11 делителя 9 блока 3 подключ -н к входу делителя 10 блока 4.

В блоке 8 входные шины подключены к триггеру 32, выходы которого через вентили 34 и 35, вторые входы которых подключены соответственно к входным шинам блока 8, соединены с входами триггера 33. Выходы триггера 33 являются ныходами блока 8 и соединены через вентили 36, 37, вто,рые входы которых соединены с первой входной шиной,с элементами ИЛИ 40,41 подключенными вторыми входами к второй входной шине. Выходы элементов

ИЛИ 40, 41 служат выходами блока В.

Входные шины 42 и 43 подключены к входам логического блока 8, выходы

44-45 которого подключены соответственно к вторым входам элементов

18 и 19 управления множительно-делительного блока, причем выход 45 подключен также к первому входу бло10 ка 7 управления устройством На выхо,дах 46 и 47 логического блока 8 формируется сигнал знака измеряемого ,рассогласования е дпь| . Входы 48-51 элемента 18 управления подключены соответсгвенно к входам регистра 12 и вентилей 13 и 16, счетчика 14.

Выходы 2-55 элемента 19 управления подключены соответственно к входам делителя 10, вентилей 17 и счетчиков 15. Выходы 52, 54 и 56 управляют также работой блока 7 управления и подключены к его четвертому, пятому и шестому входам. Выход 57 неуправляемого делителя 2 подключен к второму входу блока 7 и к вторым

25 входам множительно-делительных блоков 3 и 4. На вход 58 блока 7 подается сигнал Нуск устроиства. На выходе 59 блока 7 формируется сигнал, открывакщий вентиль 5 на время, рав30 ное разности периодов сравниваемых сигналов. На выходе 60 блока 7 формируется сигнал обнуления счетчика

6 резульгата. На выходе 61 блока 7 формируется сигнал z$ = 0 при равенстве =равнинаемых сигналов. Выход

62 счетчика 20 подключен к тр"- ее у входу элемента 19 управления множителько--делителbнoг блока. Выход генератор-; 1 подключен к счетным вхо40 дам неуправляемого делителя 2 и управляемого делителя 9, выход которого подключен к первому входу элемента

8 управления и к счетному входу управляемого делителя 10, ныход ко4$ торого подключен к первому входу элемента 19 управления и через вентиль 5 — к счетному входу счетчика б результата. Выходы разрядон регистра 1" памяти в управляемом делителе 9 подключены через группу вентилей 21 к входам разрядов вычитающего счетчика 20 в блоке 7 управления устройством. устройство работает следующим образом.

Входные сигналы f< и f<, разность между которыми необходимо измерить, подаются на входы 42 и 43 логического блока 8, служащего для выделения на выходе 44 большего f., а на выходе 45 меньшего 1 „„ из входных сигналов независимо от того, на какой из входов поступает больший сигнал. Триггер 32 и вентили 34 и 35 образуют схему вычитания импульсов.

При поступлении импульса на один

750728 иэ входов 42, 43 триггер 32 переводится в состояние, при котором открывается один из вентилей 34, 35. Импульсы через один иэ вентилей 34, 35 пройдет только в том случае, если на один из входов поступит подряд дв- импульса. Если же импульсы, поступающие на разные входы, чере.",уются, то через вентили 34, 35 они не проходят.

Следовательно, схема реализует 1@ вычитатель импульсов двух входных последовательностей.

Если f< y (,, то раэностными импульсами, прошедшими через вентиль

34, триггер 33 переводится в "нулевое" положение.

При f (f > триггер переводится в "единичное" положение. Выходные сигналы с выходов 46 и 47 триггера

33 характеризуют знак разности з19п

ЛК входных сигналов. В зависимости от наличия сигнала на том или ином выходе триггера 33 открываются либо вентили 36 и 39, либо вентили 37 и

38. Если f ) f — открываются вентили Зб и 39. При этом импульсы, 25 следующие с .более высокой частотой проходят через вентиль 36 и элемент ИЛИ 40 на вЫход 44, а импульсы., следую4ие с меньшей астотой проходят через вентиль 39 и эле- 30 мент ИЛИ 41 на выход 45. Если

f ) f « то открываются вентили 37 и 38. Тогда импульсы большей частоты Г проходят через вентиль 38 и элемент ИЛИ 40 на выход 44, а импульсы меньшей частоты Г4 проходят через вентиль 37 и элемент ИЛИ 41 иа выход 45. Таким образом, независимо от того, на какой из входов 42 и 43 поступает большая частота, 4О всегда на выходе 44 будет выделяться большая часто а, а на выходе 45 меньшая.

Использование логического блока 8 позволяет определить знак разности сравниваемых сигналов, упростить блок 7 управлеHBR H fIoBHcHTb нацежкость его работы.

Импульсы большей частоты f g с выхода 44 блока 8 поступают на первый вход первого множительно-делительйого блоха 3, запуская его элемент управления 18.

Импульсы меньшей частоты f c

Выхода 45 блока 8 поступают на первый вход второго ИДБ 4, запуская era элемент 19 управления. С выхода геиератора 1 импульсы высокой опорной частоты fe поступают на счетные вхо- О ды неуправляемого делителя 2 частоты с постоянным коэффициентом пересчета

К и управляемого делителя 9 с переменным коэффициентом деления И. м, определяемым в счетчике 14 (15).

Иа выходе делителя ? образуются импульсы, следующие с частотой

Импульсы, следующие с частотой ГО, поступают на счетные входы счетчиков 14 и 15 и через вентиль 24 — на счетный вход вычитающего счетчика

20 в блоке 7 управления. В счетчиках 14 и 15 эти импульсы суммируются за временные интервалы, равные соответственно периодам большей f и меньшей входных частот. Эти временные интервалы измерения формируются подачей на входы обнуления счетчиков

14 и 15 сигналов управления с элементов 18 и 19.

В счетчике 14 в конце счетного интервала образуется код, ропорциональный периоду Т большей иэ входных частот <Г т.о «М «4

4 причем а в счетчике 15 образуется код, пропорциональный периоду Т меньшей из входных частот

К = — т- где, fe

ТЮ 1,-, м

Прямые коды чисел в счетчиках 14 и

15 переписываются через открываемые сигналами управления с элементов 18 и 19 группы вентилей 16 и 17 и предварительно обнуленные регистры 12 памяти в управляемых. делителях 9 и

10. Записанные в регистрах 12 памяти числа являются коэффициентами деления управляемых делителей 9 и

10. Каждым импульсом с выхода g.елителя, например 9 через элемент 18 открывается группа вентилей 13, через которую в вычитающий счетчик 11 переписывается код й,„числа, хранящегося s регистре 12 йамяти. После списывания импульсами генератора 1 числа, записанного в счетчике 11, на его выходе появляется импульс, повторяющий процесс деления частоты в делителе 9. На выходе делителя 9 образуются импульсы, следующие с частотой р ъ — «й фд

%e астм т. е. множительие-делительный блок 3 (4) выполняет функцию умножителя большей из входных частот на постоянный коэффициент К«1.

Последовательность формирования с1."палов управления элементов 18 управления следующая. При поступлении яа первый вход элемента 18 импуль7507?8

20 сов, следующих с частотой Р4 в К раз более высокой, чем частота следования импульсов f, поступающих на второй вход элемента 18, на его выходе 48 формируется сигнал, открывающий группу вентилей 13, через ко- 5 торую в счетчик 11 записывается код

И тм из регистра 12

При поступлении же каждого импульса с частотой следования 1 д.в элементе 18 на выходах 49-51 формируются сигналы управления, которыми последовательно обнуляется регистр

12 памяти, затем переписывается через группу вентилей 16 код нового числа йт„„ из счетчика 24, и, наконец, обнуляется счетчик 14. Если импульсы частот F4 и f на входы элемента 18 приходят одновременно, то сигналы на выходах 49-51 задерживаются относительно сигнала на выходе

48- С выхода множительно-делительного б.":ока 3 импульсы с частотой следования F4 поступают на счетный вход управляемого делителя 10 множительно-делител.,ного блока .4. В делителе 10 эта частота делится на коэффициент деления йт, полученный в счетчике 15 и пропорциональный периоду меньшей иэ входных частот

Частота следования импульсов.на выходе множительно-делнтельного бло- ЗО ка 4 будет равна т.е. на выходе множительно-делительного блока 4 образуется частота, пропорциональная произведению входных частот. Щ

Импульсы, следующие с частотой

F,ïîñòóïàþT через ьентиль 5 на счет.йй вход счетчика 6 результата, где они суммируются иа временном интервале (ьТ), равном абсолютному значению разности периодов сравниваемых частот, на который открывается вентиль 5 59 блока 7 управления устройством.

Иножительно-делительные блоки у

3 и 4, соединенные последовательно, образуют умножитель двух входных частот, позволяющий за один период меньшей из входных частот сформировать на выходе частоту, пропорциональную произведению двух входных частот.

Соответствующим выбором опорной частоты f, коэффициента деления

К,делителя 2 и емкости счетчиков, схема позволяет получать результирующую частоту с высокой точностью без флуктуаций мгновенного значення этой частоты при широком диапазоне изменения умножаемых частот. Изменение коэффициента К делителя ? можно менять коэффициент пропорциональности результирующей частоты.

Блок 7 управления устройством работает следующим образом.

Сигналом Пуск, поступающим на вход 58 через элемент ИЛИ 28, триггер 22 устанавливается в "нулевое" положение, а затем через элемент

ИЛИ 29 триггер 23 устанавливается в "нулевое" положение. При этом с выхода 59 снимается сигнал, открывающий вентиль 5, и в счетчик 6 прекращается поступление импульсов частоты Р,1 с выхода множительноделительного блока 4.

Цикл измерения начинается с поступления первого импульса меньшей входной частоты, который пос-упает с выхода 45 блока 8 одновременно на первый вход блока 7 управления и на вход элемента 19 управления множятельно-делительного блока 4.

Так как триггер 22 установлен в

"нулевое" положение, то первый импульс f> не пр ходит через вентиль

25, а задержанный элементом задержки

26 переводит триггер 22 в "единичное" положение. При этом "единичным" выходным сигналом триггер 22 открывает вентиль 25, через который проходят второй и все последующие импульсы частоты fM . Первый импульс частоты м запускает элемент 19 управления, на выходах 52, 54 и 56 которого формируются сигналы, последовательно осуществляющие следующие .операции.

Сначала снимается с выхода 56 сигнал, открывающий вентиль 24, затем сигналом с выхода 52 обнуляется счетчик 20, затем сигналом с выхода

54 открывается группа вентилей 21, через которые в счетчик 20 переписывается код И числа, хранящегося в регистре 12 памяти, пропорционального периоду большей входной частоты, ближайшего к первому импульсу частоты f . Наконец, на выходе 56 появляется сигнал, открывающий вентиль

24, через который на вычитающий вход счетчика 20 начинают поступать импульсы, следующие с частотой F с выхода неуправляемого делителя 2.

Эти импульсы уменьшают записанное в счетчике число, после списывания которого на выходе 62 счетчика 20 появляется импульс,.поступающий на вход элемента 19, по которому снимается сигнал с вентиля 24 и прекращается поступление импульсов в счетчик.

Так как число в счетчике t4»

F Т„, уменьшается вычитыванием импуЛьсов, следующих с частотой F „ то импульс списывания этого числа на выходе счетчика 20 появляется через временной интервал, равный периоду Т„д болЬшей входной частоты.

750728

Импульс с выхода счетчика 20 поступает на единичный" вход триггера 23, который своим выходным сигналом 59 открывает вентиль 5, через который в счетчик б начинают поступать импульсы, следующие с частотой F> с выхода множительно-делительного блока 4.

Второй входной импульс меньшей частоты Ем проходит через открытый вентиль 25 и элемент,ИЛИ 29 на нулевой вход триггера 2 3. При этом снимается сигнал, открывающий вентиль 5, и прекращается поступление импульсов н счетчик б.

Так как счетчик 20 запускается по первоМу импульсу меньшей входной час35 тоты fMr а выходной импульс счетчика

20 формируется через время -Т, всегда меньшее, чем период Т меньшей частоты fy, то этот импульс всегда появляется раньше второго импульса fö.

Bpc Msr между импульсом с выхода счетчика 20 и вторым импульсом входной частоты f, на которое открывается вентиль 5, равно абсолютной разности периодов (лТ) сравниваемых частот и f независимо от того, на какой из входов устройства поступает большая частота. За это время лТ в счетчике будет записано число o Т 1 о пропорциональное разности частот входных сигналов. 35

Код этого числа после окончания счета импульсом, задержанным н элементе 27 задержки, переписывается н регистр памяти (на чертеже не показан), а затем производится обнуле- 40 нне счетчика 6.

Так как запуск счетчика 20 производится каждым следующим импуль-. сом меньшей частоты fM, то запаздывание в определении разности перио- 45 дон не превышает одного периода меньшей частоты.

Если входные частоты f< и f приближаются друг к другу, то йри станонятся равными и перио- 5п ды Т g — — Т <, следовательно импульс с выхода счетчика 20 и импульс с выхода вентиля 25 поступают одновременно.

Для учета скорости относительного изменения входных частот на ны5 ходе счетчика 20 устанавливается формирователь 30, расширяющий импульс.

Этот импульс подается на один вход элемента И 31, на другой вход которого подается импульс с выхода вентиля 25. При f = f срабатывает элемент И 31, на выходе 61 которого формируется сигнал ь f = 0 момента совпадения по величине сравниваемых частот, который часто используют

65 н системах управления и измерения.

Этот сигнал устанавливает в "нулевое" положение триггеры 22 и 23, устраняя ложные срабатывания устройства при близких частотах и начиная новый цикл измерения при изменении знака рассогласования. Благодаря этому устройство может работать н режиме. сравнения н системах регулирования, когда рассогласование может менять знак или иметь очень малые значения.

Введение последовательно соединенных МДБ, не имеющих флуктуаций мгновенного значения частоты, позволяет повысить точность измерения и расширить диапазон изменения входных частот. Блок управления совместно с логическим блоком позволяет расширить функциональные нозможности эа счет. получения сигналов знака рассогласования и момента совпадения входных сигналов, а также повысить функциональную надежность и расширить область применения, так как устройство можно применять при любых соотношениях частот и фаз входных сигналов, а также при переменном знаке рассогласования.

Благодаря возможности изменения коэффициента пропорциональности результирующего сигнала путем изменения коэффициента деления К делителя 2 устройствр можно использовать как пропорциональный цифровой регулятор с выходным сигналом в виде параллельного кода.

Устройство можно использовать для измерения разницы частотно-имаульсных сигналов н быстродействующих и высокоточных информационноизмерительных системах и в качестве Ч-регулятора н цифровых системах управления, например, автоматизированным нентильным электроприводом.

Формула изобретения

1. Устройство для преобразования разности частотно-импульсных сигналон в код, содержащее блок управления устройством, вентиль, счетчик результата и генератор опорной частоты, причем первый выход блока управленин устройством подключен к управляющему входу вентиля, а второй выход подключен к входу обнуления счетчика результата, счетный вход которого подключен к выходу вентиля, о т л и ч а ю щ е е с я .тем, что, с целью увеличения точности и расширения области применения, н него ннедены неуправляемый делитель частоты, два множительно-делительных блока с элементами управления и логический блок, входы которого подключены к входным шинам устройства, а ныходы— к первым входам соответствующих

73С 28 множительно-делительных блоков, вторые входы которых подключены к ныхсду неуправля мого делителя частоты, вход которого, а также третий вход первого множительно-делительного блока, подключены к выходу генератора опорной частоты, причем выход первого множительно-делительного блока подключен к третьему входу второго множительно-делительного блока, выход которого подключен к импульсному входу вентиля счетчика результата, первый вход блока управления устройством подключен к второму выходу логического блока, второй вход блока управления подключен к выходу неуправляемого делителя, третий вход блока управления подключен к второму выходу первого множительноделительного блока, четвертый, пятый и шестой входы блока управления подключены к соответствующим выходам элемента управления вторым множительно-Гелительным блоком, третий вход которого подключен к третьему выходу блока управления устройством, седьмой вход которого подключен к 2 шине пуск УстРойства.

2. Устройство по и. 1, о т л и ч аю щ е е с я тем, что, с целью упрощения, блок управления устройством содержит вычитающий счетчик, группу вентилей перено"a кода, два триггера, два вентиля, два элемента задержки, два элемента ИЛИ, формирователь и элемент И, причем первый вход блока управления устройством подключен к импугьсному входу первого вентиля, управляющий вход которого подключен к "единичному" выходу первого триггера, соответствующий вход которого через первый элемент задержки подклю- 4О чен также к первому входу блока, выход первого вентиля подключен к первому входу элемента И, через второй элемен-. задержки — к второму выходу блока и через первый элемент ИЛИ к нулевому входу второго триггера, "единичный" ныход которого подключен к первому выходу блока, а "единичный" вход — к выходу вычитающего счетчика, счетный вход которого подключен 5О к второму входу блока через второй вентиль, управляющий вход которого подключен к четвертому входу блока, третий вход которого подключен к входам разрчлон и ьчитающс го <-.ч тчи— ка через группу вентилей нерсноса кода, объединенные управляющие входы которых падключеHbl к пятому входу блока, шестой вход блока подключег к входу обнуления нычитающего счетчика, выход которого подключен к третьему выходу блока и через формирователь — к второму входу элемента

И, выход которого подключен к первому входу второго элемента ИЛИ, второй вход которого подключен к седьмому входу блока, а выход — к "нулевому" входу первого триггера и через первый элемент ИЛИ вЂ” к нулевому входу второго триггера.

3. Устройство по и. 1, о т л ич а ю щ е е с я тем, что,с целью уменьшения флуктуаций мгновенного значения выходной частоты, каждый множительно-делктельный блок выполнен из счетчика, группы вентилей переноса кода, элемента управления и управляемого делителя частоты, содержащего нычитающий счетчик и регистр памяти, соединенные разрядами через группу вентилей переноса кода, причем второй вход множительно-делительного блока подключен к счетному входу счетчика, выходы разрядов которого подключены через группу вентилей к управляющему входу управляемого делителя, счетный вход которого подключен к третьему входу множительно-делительного блока, а выход — к первому выходу множительно-делительного блока и к первому входу элемента управления, второй вход которого подключен к первому входу множительно-делительного блока, а выходы — к входам обнуления счетчика и ре1 истра памяти, а также к объединенным управляющим нходам соответствующих групп вентилей переноса хода, причем второй выход первого множительно-дели.тельного блока является выходом разрядов регистра памяти.

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР

М 319938, кл. Н 03 К 25/00, 1972.

2. Авторское свидетельство СССР

Р 335685, кл. 6 06 F 7/00, 1972.

3. Авторское свидетельстно СССР

9 364095, кл. Н 03 К 13/20, 1973 (прототип).

750728 . Составитель Я,Горелова

Редактор Е. Гончар Текред Ж.Кастелевич Корректор И.Куска

Заказ 4671/46 Тирам 995 Подписное.

ЦНИИПИ Государственного комитета СССР о делам изобретениЯ и открЫтий

113035, Москва, Ж-35, Раушская наб ., д. 4/5

Филиал ППП "Патент", ;r Ужгород ул.. Проектная, 4