Цифровой измеритель скорости перемещения
ОПИСАНИЕ
ИЗОБРЕТЕН И Я
К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ
<11> 744330
Союз Советскик
Социалистических
Республик (61) Дополнительное к авт. свид-ву— (22) Заявлено 27.03.78 (21) 2596372/18-10 с присоединением заявки— (23) Приоритет— (43) Опубликовано 30.06,80. Бюллетень М 24 (45) Дата опубликования описания 30.06.80 (51)М.Кл,2 С 01 Р 3/54
В 22 D 17/00
Государственный комитет по делам изобретений и открытий (53) УДК 531.767 (088.8) (72) Авторы изобретения
М. И. Фоменко и В. М. Первушин
Новосибирский завод литейных машин и автоматических линий «Сиблитмаш» (71) Заявитель (54) ЦИФРОВОЙ ИЗМЕРИТЕЛЬ
СКОРОСТИ ПЕРЕМЕЩЕНИЯ
Изобретение относится к области приборостроения .и может быть, использовано,для измерения скоростями перемещения прессующего поршня машины для литья:под да влением. 5
Известен цифровой измеритель скорости, основанный на подсчете дискретных отрезков пути за заданный интервал времени fi).
К,недостаткам такого измерителя следует отнести за висимость величины участка 10 пути, на котором измеряется скорость, от величины скорости.
Из весген также,измер итель скоростями перемещения объекта, содержащий датчик временного .и нтервала и генератор импуль- 5 сов стабилизированной частоты,,выходы которых соединены с,входами двух электрон.ных ключей, выход, первого из которых подключен к счетчику импульсов времени, и счетчик импульсо в с цифровой индикацп- 20 ей (2).
Недостатком этого устройства является низское быстродействие.
Целью изобретения является повышение быстродействия измерителя скорости.
Поставленная цель достигается тем, что в устр ойство введены сумматор,и блок оперативной памяти, пр ичем первые входы ячеек каждого, разряда сумматора подключены к выходам соответствующих ячеек блока памяти, а разрядные выходы ячеек сумматора соединены с входами тех же ячеек блока памяти, вторые входы разрядных ячеек сумматора связаны с параллельнымп выходамп счетчика импульсов времени, и выход сумматора подключен к третьему входу второго ключа, выход которого соединен с тактовым входом блока оперативной памяти и входом счетчика .импульсов с индикацией.
На фиг. 1 показана блок-схема цотфрового измерителя скороспи леремещения, на фиг. 2 — схема связей,разряда полного сумматора с ячейкой бл|ока памяти.
Измеритель скорости (фпг. 1) содержит датчик временного, интервала 1, ключ отмпульсов времени 2, генератор импульсов стабилизированной ч" ñòîòû 3, ключ тактовых импульсоз 4, счетчик импульсов време.ни 5, счетчик с цифровой, индикацией 6, блок оперативчой памяти 7 и сумматор 8.
В качестве ячейки оперативной памяти блока 7 применен D-триггер (фиг. 2), запоминающий информацию на входе D в момент переднего фронта импульса иа в оде С Тактовые импульсы поступают 110 шине 9 параллельно на входы С всех ячеек блока оперативной памяти 7.
Измерите.ть скорости работает следующ,пм образом.
744330
У где С;
ИЕХО >I!OE C OCTOIIIlllC схемы
0 О
По аалнему фронту
11И
А 0
1
3
: V — 1 !
А 2А !
2А
3А
КлIoч 4 открыт
ЗА
4А (V — 1). А
А
А (V — 1).А (V--1).А
Ключ 4 закрыт
При измерении по переднему фронту импульса времеиного интервала (ВИ), поступающего с датчика,1, опкрывается ключ
2. Импульсы времеии с частотой f выдаются на вход счетчика б, .преобразующего длительность импульса,ВИ в цифровой код, По заднему фронту ВИ закрывается ключ
2 и открывается ключ 4.
Каждый тактовый, импульс (ТИ) с:выхода ключа 4 регистрируется счетчиком 6 и записывает с выходов .пол ного сумматора 8 в оперативную память 7 сумму Х; чисПри Z= (V+Il) А) 2" сигнал с выхода сумматора 8 закрывает ключ 4. Счетчик импульсов,с,цифровой индикацией 6 запоминает и показывает число V, равное средней скоростями объекта,на заданном отрезке
S = const.
По сравнению с прототипом, где для разового считывания числа А затрачивается 20 а тактовых импульсов, в предлагаемом устоой стве для той же цел и затрачивается один тактовый им пульс. Следовательно, быстродействие увеличивается,в n,ðàç, что необходимо при введении коррекции скооости.
Ф о р м у л а и з о б р е т е н и я
Цифровой измеритель екоросви переме- 30 щения, содержа цтий датчик,IIp&MBHiHQI интервала, генератор, импульсов стабилизированной частоты, выходы которых соединены c,âõoäàIìè двух электронных ключей, выход первопо из которых подключен к счетчику импульсов времени, и счетчик имла А, представленного кодом,на выходах счетчика 5, с числом В, записанным,в оперативной памяти 7: ,.;=А; В;+С i — C;,I, — перенос из (— 1) -го разряда сумматора;
С;+1 — перенос в (i+ I ) -ый разряд сумматора.
Если количество ТИ представить числом
tr
1, работу схемы по тактам можно показать та бл ицей. пульсов с цифровой индикацией, о т л ич а ю шийся тем, что, с целью повышения быстродействия, в,него введены сумматор и блок оперативной памяти, причем первые входы ячеек каждого разряда сумматора подключены к выходам соответствующих ячеек блока,памяти, а,разрядные выходы ячеек сумматора соединены с,входами тех же ячеек блока памяти, вторые входы разрядных ячеек сумматора связанны с параллельными выходами счетчика импульсов времени, а,выход сумматора подключен к третьему входу второго ключа, выход которого соединен с тактовым входом блока оперативной памяти IH входом счетчика импульсов с индикацией.
Источники информации, принятые зо вн имание при экспервизе:
1. Авторское свидетельство СССР
¹ 386339, кл. G 01 P 3/54, lI971.
2. Авторское свидетельство СССР по заявке ¹ 2475124/18-10, кл. G 01 P 3/54, 1977 (прототип) .
744330 (Рыг.!
Составитель В. Киселев
Техред А. Камышникова
Корректор С. Файн
Редактор Е. Абрамова
Заказ 677/952 Изд. № 329 Тираж 1033 Подписное
НПО «Поиск» Государственного комитета СССР по делам изобретений и открытий
113035, Москва, Ж-35, Раушскав наб. ° д. 4/5
Тип. Харьк. фил. пред. <Патент»


